数字电子技术题库及答案汇总.docx
《数字电子技术题库及答案汇总.docx》由会员分享，可在线阅读，更多相关《数字电子技术题库及答案汇总.docx（78页珍藏版）》请在冰点文库上搜索。
数字电子技术题库及答案汇总
数字电子技术习题库一、单项选择题〔本大题共15小题，每题2分，共30分〕〔在每题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多项选择或未选均无分。
〕
1.
函数F（A,B,C）=AB+BC+AC
的最小项表达式为（
）。
A．F（A,B,C）=∑m〔0，2，4〕
B.（A,B,C）=∑m〔3，5，6，
7〕
C．F（A,B,C）=∑m〔0，2，3，4〕
D.F（A,B,C）=∑m〔2，4，6，
7〕
．线—
3
线优先编码器的输入为
—I
7
，当优先级别最高的
I7
有效
28
I0
时，其输出Y2Y1
Y0的值是〔
〕。
A．111
B.010
C.000
D.101
3．十六路数据选择器的地址输入〔选择控制〕端有〔
〕个。
A．16
B.2
C.4
D.8
有一个左移移位存放器，当预先置入1011后，其串行输入固定接
0，在4个移位脉冲CP作用下，四位数据的移位过程是〔
〕。
A.1011--
0110--
1100--
1000--
0000
B.
1011--
0101--
0010--
0001--
0000
C.1011--
1100--
1101--
1110--
1111
D.
1011--
1010--
1001--
1000--
0111
5．74LS138译码器的输入三个使能端〔E1=1，E2A
=E2B=0〕
时，地址码A2A1A0=011，那么输出Y7～Y0是（
）。
A.11111101B.10111111
C.11110111
D.
111111116.一只四输入端或非门，使其输出为1的输入变量取值组合有
（）种。
A．15B．8C．7D．1
7.随机存取存储器具有（）功能。
A.读/写B.无读/写C.只读D.只写
8．N个触发器可以构成最大计数长度〔进制数〕为（）的计
数器。
A.N
B.2N
C.N
2
111D.2000
N
001
010
9．某计数器的状态转换图如下，
110100011其计数的容量为（）101A．八B.五
C.四D.三
10．某触发的特性表如下〔A、B为触发器的输入〕其输出信号
的逻辑表达式为（）。
A
B
Qn+1
说明
0
0
Qn
保持
0
1
0
置0
1
0
1
置1
1
1
Qn
翻转
A．Qn+1＝AB.
Qn1
AQn
AQn
C.Qn1
AQnBQn
D.
n+1
＝B
Q
11．有一个4位的D/A转换器，设它的满刻度输出电压为
10V，当
输入数字量为1101时，输出电压为〔
〕。
A．8.125V
B.4V
C.6.25V
D.9.375V
12．函数F=AB+BC，使F=1的输入ABC组合为（）
A．ABC=000B．ABC=010
C．ABC=101D．ABC=110
13．某电路的真值表如下，该电路的逻辑表达式为（）。
A．YCB.YABCC．YABCD．YBCC
A
B
C
Y
A
B
C
Y
0
0
0
0
1
0
0
0
0
0
1
1
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
1
1
1
1
1
14．四个触发器组成的环行计数器最多有（）个有效状态。
A.4B.6C.8D.16二、填空题〔每空1分，共20分〕
有一数码10010011，作为自然二进制数时，它相当于十进制数
〔
〕，作为8421BCD码时，它相当于十进制数〔
〕。
2.三态门电路的输出有高电平、低电平和〔
〕3
种状态。
3．TTL与非门多余的输入端应接〔
〕。
4．TTL集成JK触发器正常工作时，其Rd和Sd端应接〔
〕电
平。
5.
某函数F
BACDABCD，该函数的反函数F=
〔〕。
6.如果对键盘上108个符号进行二进制编码，那么至少要
〔
〕位二进制数码。
7.典型的
TTL
与非门电路使用的电路为电源电压为〔
〕V，
其输出高电平为〔
〕V，输出低电平为〔
〕V，
CMOS
电路的电源电压为〔
〕V。
8．74LS138是3线—8线译码器，译码为输出低电平有效，假设输入
为A210
=110
时，输出YYYYYYYY应为〔
〕。
AA
76543210
9．将一个包含有32768个根本存储单元的存储电路设计
16位为一个
字节的ROM。
该ROM有〔
〕根地址线，有〔
〕
根数据读出线。
两片中规模集成电路10进制计数器串联后，最大计数容量为
〔
〕位。
11.以下图所示电路中，
Y1＝〔
〕；Y2＝
〔A
〕；Y3＝〔Y1
〕。
B
Y2
Y3
12.某计数器的输出波形如图1所示，该计数器是〔〕进制
计数器。
13．驱动共阳极七段数码管的译码器的输出电平为〔〕有效。
三、判断说明题〔本大题共2小题，每题5分，共10分〕〔判断以下各题正误，正确的在题后括号内打“√〞，错误的打“×〞。
〕1、逻辑变量的取值，１比０大。
〔〕
2、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小
〔〕。
3．八路数据分配器的地址输入〔选择控制〕端有8个。
〔〕4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
〔〕5、利用反应归零法获得N进制计数器时，假设为异步置零
方式，那么状态SN只是短暂的过渡状态，不能稳定而是立
刻变为0状态。
〔〕6．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
〔〕约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化
简时，可将约束项当作1，也可当作0。
〔〕
8．时序电路不含有记忆功能的器件。
〔〕
9．计数器除了能对输入脉冲进行计数，还能作为分频器用。
〔〕
10．优先编码器只对同时输入的信号中的优先级别最高的一个信号编
码.〔〕
四、综合题〔共30分〕1．对以下Z函数要求：
〔1〕列出真值表；〔2〕用卡诺图化简；〔3〕画出化简后的逻辑图。
〔8分〕Z=ABABCABCBC=0〔１〕真值表〔2分〕
（2）卡诺图化
简〔2分〕
（3）表达式〔2分〕逻辑图〔2分〕2．试用3线—8线译码器74LS138和门电路实现以下函数。
〔8分〕Z〔A、B、C〕=AB+AC
A2
Y0
Y1
A1
A0
Y2
74LS138
Y3
STA
Y4
STB
Y5
STC
Y6
Y7
3．74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析以下电路是几进制计数器，并画出其状态图。
〔8分〕74LS161逻辑功能表
CR
LD
CT
CT
C
Q3Q2
Q1
P
T
P
Q0
0
×
×
×
×
000
1
0
×
×
0
1
1
0×
×
D3D2D1
1
1
×
0
×
D0
1
1
1
1
Q3Q2
Q1
Q0
Q3Q2
Q1
Q0
Q3
Q2
Q1加法Q计
&
0
数CP
CO
74LS161
CRLDCTP
CTTD3D2D1D0
“1〞“1〞“1〞
CPA
4．触发器电路如以下图所示，试
根据CP及输入波形画出输出端
Q1、Q2的波形。
设各触发器的
初始状态均为“0〞〔6分〕。
CP
Q1
Q2
参考答案
二、填空题〔每空1分，共20分〕
1.147，93
2.
高阻
3．高电平或悬空
4
．高
F=BACDABCD6.77.5，3.6，0.35，3
—18
8．10111111
9
．11
，16
10.100
11.
Y1＝AB；
Y2＝AB+A
B；Y3＝AB
13.514．低
一、选择题〔共
30分，每题2
分〕
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
ACCACAADBCADCDB
三、判断题〔每题
2分，共20
分〕
1
2
3
4
5
6
7
8
9
10
×
√×
×
√
√
√
×
√
√
四、综合题〔共
30分，每题10分〕
1．解：
〔１〕真值表〔2分〕
（2）
卡诺图化简〔2分〕
A
B
Z
C
0
0
0
0
0
0
1
1
0
1
1
0
A
BC00
01
11
10
0
1
×
1
111×
0
1
1
×
1
0
1
0
1
0
1
1
1
1
0
0
1
1
1
×
（3）表达式〔2分，（4）
逻辑图〔2分〕
Z=
ABABA
=1
C=A⊕B+C
B
≥1
BC=0C
Z
2．解：
Z〔A、B、C〕=AB+AC=AB（C+C）+AC〔B+B〕
=ABC+ABC+ABC+AABCA2
Y0
BA1
Y1
Y2
=m1+m3+m6C+m7A0
&
Y3
74LS138
Z
=m1m3m6m7
STA
Y4
“1〞〔4分〕
Y5
〔4分〕
STB
Y6
STC
Y7
3．解：
Q3
Q2
Q1
Q0
&
CO
74LS161
CP
CP
CRLDCTPCTT
D3D2
D1D0
“1〞“1〞“1〞
1．当74LS161从0000开始顺序计数到1010时，与非门输出“0〞，
清零信号到来，异步清零。
〔2分〕
2．该电路构成同步十进制加法计数器。
〔2分〕
1
2
3
4
3．状态图〔4
分〕
0011
0100
0000
0001
0010
1010
5
10
1001
1000
0111
0110
0101
9
8
7
6
4CP．Q1、Q2的波形各3分。
A
Q1Q2.填空题（每题2分，共20分）CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。
写出四种逻辑函数的表示方法：
_______________________________________________________________;逻辑电路中,高电平用1表示,低电平用0表示,那么称为___逻辑;把JK触发器改成T触发器的方法是_____________。
组合逻辑电路是指电路的输出仅由当前的_____________决定。
5个地址输入端译码器，其译码输出信号最多应有_____________个。
输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。
8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。
9．N个触发器组成的计数器最多可以组成_____________进制的计数器。
8.根本RS触发器的约束条件是_____________。
二.单项选择题：
〔在每题的备选答案中选出一个正确的答案，并将正确答案的字母填入下表中对应的格子里。
每题2分，共20分。
〕
题号
10
123456789答案1．十进制数128的8421BCD码是〔〕。
A.10000000B.000100101000C.100000000D.100101000
2.函数F的卡诺图如图1-1,试求其最简与或表达式3.函数的反演式为
，其原函数为〔〕。
A．．C．D．4．对于TTL数字集成电路来说，以下说法那个是错误的：
A〕电源电压极性不得接反，其额定值为5V；〔B〕不使用的输入端接1；C〕输入端可串接电阻，但电阻值不应太大；D〕OC门输出端可以并接。
5．欲将正弦信号转换成与之频率相同的脉冲信号，应用
A.T，触发器B.施密特触发器C.A/D转换器D.移位存放器6．以下A/D转换器中转换速度最快的是〔〕。
A.并联比拟型B.双积分型C.计数型D.逐次渐近型
7.一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有〔〕个。
A.10B.11C.12D.88.如图1-2，在TTL门组成的电路中，与非门的输入电流为IiL≤–
1mA?
IiH≤20μA。
G1输出低电平时输出电流的最大值为输出高电平时最大输出电流为IOH（max）=–0.4mA。
门
IOL（max）=10mA，G1的扇出系数
是〔〕。
A.1
B.4
C.5
D.10
9.十数制数
2006.375转换为二进制数是：
A.11111010110.011
B.1101011111.11
C.11111010110.11
D.1101011111.011
TTL或非门多余输入端的处理是:
A.悬空B.接高电平C.接低电平D.接〞1〞三．电路分析题〔36分〕
1.图3-1（a）所示电路,移位存放器原来的数据是Di顺序输入到移位存放器,试问:
，数据从
（2）在图3-1（b）所示输入波形作用下,在T1到T2期间,输出端X、Y的波形?
该电路的逻辑功能?
〔12分〕
图3-2为两个时钟发生器,图中R1=510Ω,R2=10KΩ,C=0.1uF。
〔12分〕1〕写出JK触发器的状态方程及输出V1、V2的表达式；〔2〕画出555定时器的输出VO以及V1、V2的波形；3〕计算V1的周期和脉冲宽度Tw.555定时器功能表46脚2脚37脚
脚脚
0
×
×
0
导
通
1
>2/3V
>1/3V
0
导
CC
CC
通
1
<2/3V
>1/3V
不
不
CC
CC
变
变
1
<2/3V
<1/3V
1
截
CC
CC
止
1
>2/3V
<1/3V
1
截
CC
CC
止
3．双积分A/D转换器如图3-3所示,试答复以下问题:
〔12分〕
（1）假设被测电压Vi的最大值为2V,要求分辩率小于0.1mV,问二进制计数器是多少位的?
（2）假设时钟脉冲频率为200kHz,那么对Vi进行采样的时间T1为多长?
（3）假设时钟脉冲频率为200kHz,
输出电压
Vo
的最大值为5V,
积分时间常数是多少
?
四．电路设计题（24分）1〕试用一片双4选1的数据选择器74LS153和必要的门电路，设计下面逻辑函数，并在器件图上画出相应的电路图。
〔10分〕双4选1的数据选择器74LS153器件的器件图和功能表
输入
输出
〔〕
〔
〕
0
〔0〕
0
0
〔
〕
0
〔0〕
0
1
〔
〕
0
〔0〕
1
0
〔
〕
0
〔0〕
1
1
〔
〕
1
〔1〕
X
X
0〔0〕
2.试用
JK
触发器和门电路设计一个十三进制的计数器
的电路能否自启动。
（14分）
并检查设计
<<数字电子技术>>试卷（2007.1）A（答案）.填空题（每题2分，共20分）CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将增大。
逻辑函数的四种表示方法是真值表、逻辑电路图、逻辑函数式、卡诺图。
逻辑电路中,高电平用1表示,低电平用0表示,那么称为正逻辑;把JK触发器改成T触发器的方法是J=K=T。
组合逻辑电路是指电路的输出仅由当前的输入决定。
6.5变量输入译码器，其译码输出信号最多应有
32个。
输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争－冒险现象。
8．一片ROM有10根地址线，8根数据输出线，ROM共有8192个存储单元。
9．N个触发器组成的计数器最多可以组成2n进制的计数器。
根本RS触发器的约束条件是RS=0。
二.单项选择题：
〔在每题的备选答案中选出一个正确的答案，并将正确答案的字母填入下表中对应的格子里。
每题2分，共20分。
〕
题号
10
123456789
答案BCBBBACDAC三．电路分析题〔36分〕1.图3-1（a）所示电路,移位存放器原来的数据是，数据从Di顺序输入到移位存放器,试问:
在图3-1（b）所示输入波形作用下,在T1到T2期间,输出端X、Y的波形?
〔12分〕
（1）
图3-2为两个时钟发生器,图中R1=510Ω,R2=10KΩ,C=0.1uF。
〔12分〕〔1〕写出触发器的状态方程及输出V1、V2的方程；〔2〕画出555定时器的输出VO以及V1、V2的波形；〔3〕计算V1的周期和脉冲宽度Tw.
1〕,
2〕3〕3．双积分A/D转换器如图3-3所示,试答复以下问题:
〔12分〕
（1）假设被测电压Vi的最大值为2V,要求可分辩的电压小于0.1mV,问二进制计数器是多少位的?
（2）假设时钟脉冲频率为200kHz,那么对Vi进行采样的时间T1为多长?
（3）假设时钟脉冲频率为200kHz,
输出电压
Vo
的最大值为5V,
积分时间常数是多少
?
（1），所以
（2）
（3）,所以
四．电路设计题（24分）
1〕
试用一片双4选1的数据选择器74LS153和必要的门电路，设
计下面逻辑函数
，并在器件图上画出相应的
电路图。
〔10分〕
双4选1的数据选择器74LS153器件的器件图和功能表
输入
输出
〔〕
〔
〕
0
〔0〕
0
0
〔
〕
0
〔0〕
0
1
〔
〕
0
〔0〕
1
0
〔
〕
0
〔0〕
1
1
〔
〕
1
〔1〕
X
X
0〔0〕
令.那么
2.试用JK触发器和门电路设计一个十三进制的计数器,并检查设计的电路能否自启动。
（14分）解：
根据题意，得状态转换图如下：
所以：
能自启动。
因为：
评分标准2007.1〔本科〕
.单项选择题：
每题2分，共20分。
.填空题:
每题2分，共20分。
三．电路分析题1．共12分，其中①写出触发器的鼓励方程或输出X、Y的逻辑式3分②画对Q2Q1Q0的波
形
3
分③画对两个触发器的输入端D的波形3分④画对输出X、Y的波
形
3分
⑤四设计题1．共10分，其中①写出Y的最小项之和的标准形
式
3分
②把4选一的选择器扩展成
8选一的选择器
2分
③正确确定AAA以及DDDDDDDD
3
3
2
1
0
1
2
3
4
5
6
7
分④画出逻辑图2分2．共14分，其中①状态转换图3分②卡诺图化简，得状态方
程
3分
③求鼓励方
程3分④画出逻辑图3分⑤自启动分析2分?
数字电子技术?
模拟试题
一、单项选择题〔每个3分，共15分〕
1、图1的国标逻辑符号中〔11〕是异或门。
图1
2、以下逻辑函数表达式中可能存在竞争冒险的是〔12〕。
A
F
（A
B）（B
C）
B
F
（A
B）（B
C）
C
F
（A
B）（B
C）
D
F
（A
B）（B
C）
3、下面逻辑式中，不正确的选项是
_
〔13〕____。
A.
ABC
ABC
B.
AAB
A
C.
A（A
B）
A
D.
AB
BA
4、时序逻辑电路中必须有
A.输入逻辑变量B.时钟信号
器
5、有S1，S2两个状态，条件〔15〕
___〔14〕___。
C.计数器可以确定S1和
D.编码S2不等价。
A.输出相同
B.输出不同
C.次态相同
D.次态不
同
二、填空题〔每题2分，共20分〕
1、十六进制数97，对应的十进制数为〔1〕。
2、“至少有一个输入为0时，输出为〔2〕〞描述的是与运算的
规那么。
3、〔3〕变量逻辑函数有16个最小项。
4、根本逻辑运算有:
〔4〕、〔5〕和〔6〕运算。
5、两二进制数相加时，不考虑低位的进位信号是〔7〕加器。
6、TTL器件输入脚悬空相当于输入〔8〕电平。
7、RAM的三组信号线包括：
〔9〕线、地址线和控制线。
8、采用四位比拟器对两个四位数比拟时，先比拟〔10〕位。
三、简答题〔共10分〕
1、证明：
AABAB〔4分〕
2、某逻辑函数的真值表如表1所示，画出卡诺图。
〔6分〕
表1某逻辑函数的真值表
ABCF
升级会员 