可预置的定时显示报警器概要.docx
《可预置的定时显示报警器概要.docx》由会员分享，可在线阅读，更多相关《可预置的定时显示报警器概要.docx（13页珍藏版）》请在冰点文库上搜索。
可预置的定时显示报警器概要
天津城市建设学院
课程设计任务书
2009—2010学年第二学期
电子与信息工程系电子信息工程专业08级电信1班级
课程设计名称：
数字电路与逻辑设计课程设计
设计题目：
可预置的定时显示报警器
完成期限：
自2010年6月28日至2010年7月1日共1周
设计依据、要求及主要内容（可另加附页）：
设计依据：
设计一个可预置的定时显示报警器逻辑电路
要求：
（1）预置30秒的显示报警系统；
（2）要求预置30秒减到0秒报警（也可以预置0秒，计数到30秒时报警）；每隔五秒显示一次时间（即30秒，25秒，、、、、、，5秒，0秒时显示）；
（3）系统能准确的预置和清零；
参考器件：
集成电路74LS16874LS37374LS12174LS4874LS7474LS9074LS147555及门电路共阴极数码管开关等；
指导教师（签字）：
教研室主任（签字）：
批准日期：
年月日
一、概述
随着信息时代的到来，电子技术在社会生活中发挥着越来越重要的作用，运用模电和数电知识设计的电子产品成为社会生活不可缺少的一部分，特别是在一些限时或者危险时刻作为一个提醒的一个重要工具。
本课程设计的“可预置30秒的显示报警系统”，可用于各种电气设备的限时或报警时控制中。
本设计主要能完成：
1、预置数为30秒递减计时其计时间隔为1秒，从而完成30秒倒计时功能，而且每隔五秒显示一次时间（即30秒，25秒，、、、、、、5秒，0秒时显示）；
2、系统设置外部操作开关，控制计时器的直接清零、启动（预置30秒）和暂停（停止计数，呈保持状态）/连续（打破保持状态，在原有基础上继续计数）功能；
3、计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号。
二、设计方案、基本思路和框图
2.1设计思路
可预置30秒的显示报警系统的主要功能包括:
30秒倒计时而且，每隔五秒显示一次时间，重新开启和结束、继续报警，该系统由以下4部分电路模块构成：
脉冲发生器：
55定时器用来产生周期为1秒的脉冲信号；
1、30秒倒计时：
此部分电路完成倒计时功能，当按下启动开关后，开始置数显示30，当系统开始工作时，倒计时从30秒开始逐秒递减到0，这一模块主要利用双向计数器74L4192的减计数功能来实现；
2、五秒显示：
每隔5秒显示一次时间（即30秒，25秒，、、、、、、5秒，0秒时显示），即当个位数码为5或0时，才能在LED数码显示管上显示出来。
这一模块主要利用8D锁存器74LS373与一复杂与非门电路以及数码显示驱动器74LS48来实现；
3、外部操作开关：
控制计时器的直接清零、启动（预置30秒）和暂停（停止计数，呈保持状态）、连续（打破保持状态，在原有基础上继续计数）。
主要是由基本RS触发器来实现的。
4、报警器：
采用555产生1个输出频率为9.5HZ的脉冲发生器，从而促使蜂鸣器和LED管发出声光报警。
。
2.2基本原理
555定时器用来产生周期为1秒的脉冲信号，供计数器进行倒计数，以便将计数器输出的数据传送给译码器，译码器再译码驱动七段数码管显示输出。
在个位计数器与译码器之间加一个锁存器，以便实现对个位计数器的输出输送到译码器的这一过程的控制，从而实现当个位为0或5时，才进行锁存，使得被送到译码器的输入可以在数码管上显示出来，即实现了每隔5秒显示一次时间的功用。
控制电路实现计数器的暂停/继续工作，清零复位，置数/工作；报警电路实现30s计数器减至0秒时报警电路发出光电警报。
2.330秒计时器的总体设计方案框图
总体电路说明：
它包括秒脉冲发生器、计数器、锁存译码显示电路、报警电路和控制电路等五个模块组成。
其中计数器和控制电路是系统的主要模块。
通过555多谐振输出1秒的脉冲作为计数器的时钟脉冲；预置时间可用外接开关控制；计数器通过组合逻辑控制锁存器使能端，将计数器的数据锁存。
锁存器的锁存数据经译码器译码显示，当计数器到预置时间时发出警报。
三、单元电路设计
3.1秒脉冲发生器设计
用555集成电路组成多谐振荡电路为系统提供时钟秒脉冲。
555定时器应用为多谐振荡电路时，为获得周期为1秒的振荡，由公式计算：
T1=（R1+R2）Cln2;T2=R2Cln2;振荡周期T=T1+T2=0.7（R1+2R2）C=1
若取C=2.2μF，结合实际选取电阻为R1=180K,R2=190K。
3.2倒计时器的设计
计数电路选用两片中规模集成电路74LS192进行设计，74LS192是十进制计数器，具有“异步清零”和“异步置数”功能，且有进位和借位输出端。
，只有当低位端发出错位脉冲，高位计数器才做减计数。
1片74LS192构成1秒减计数电路（即个位）。
它的计数原理是：
使加计数脉冲信号引脚CPu=1，计数脉冲加入个位74LS192引脚CPD脚，当减计数到零时，个位74LS192的
端发出错位脉冲，使十位计数器减计数，当高、低位计数器处于全零时，CPD（DWN）端的输入时钟脉冲作用下，计数器再次进入下次循环减计数。
3.3锁存译码显示电路
此模块主要是由74LS373,74LS48译码器和共阴极七段LED显示器组成，通过计数器加到锁存器再到译码器，从而实现共阴极七段LED显示器从30递减到零的计数显示功能。
3.3.1控制锁存电路
为了实现定时显示功能，必须在计时电路的输出与译码显示电路的输入之间接入控制锁存电路，锁存器采用74LS373，先介绍一下锁存器芯片74LS373，它是带三态缓冲输出的8D触发器，其引脚图、结构功能图如下：
74LS373引脚图
功 能
0
0
直通Q=D
0
1
保持（Q保持不变）
1
X
输出高阻
74LS373结构功能图
如上图所示，它的工作原理是，G——输入端，连高电平，畅通无阻；低电平，关门锁存。
图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；当G为下降沿时，将输入数据锁存。
当连接时，锁存器的8个数据输入信号D8--D1来自计数器中十位和个位计数器的8个输出信号，锁存器的8个锁存输出信号Q8--Q1送至译码显示电路中的十位及个位BCD译码器的8个输入端。
当锁存器的锁存控制端Q端为低时钟脉冲时，锁存器关闭，其输出不随输入D变化，即计数器的输出与译码器的输入隔离，计数结果不能被译码、显示。
只有在锁存控制端Q端输入时钟脉冲上升沿时，锁存器开启，输入数据才被锁存起来，并送至输出端，D到Q直通，从而将计数结果送至译码器的输入端，经译码后显示相应的时间（该时刻的2位计数结果）。
因为此定时为30秒的报警器要求每隔5秒显示一次时间，所以应当个位74LS192输出为0或5对应的二进制数时，才应使得Q端为高电平，将0或5的时间锁存住。
因此固应在Q端与计数器的个位输出接一个如下门电路。
如上图所示，从而可以实现如下计算：
+
=1，
进而使得当个位74LS192输出为0或5对应的二进制数时，才应使得Q端为高电平，将0或5的时间锁存住，实现控制锁存。
3.3.2译码显示
1、74LS48是七段显示译码器，其管脚图如下图所示。
现将各管脚功能介绍一下：
A、B、C、D是BCD码的输入端；abcdefg是输出端；试灯输入端
：
低电平有效。
当
＝0时，数码管的七段应全亮，与输入的译码信号无关。
本输入端用于测试数码管的好坏；动态灭零输入端
：
低电平有效。
当
＝1、
＝0、且译码输入为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。
本输入端用于消隐无效的0。
如数据0034.50可显示为34.5；灭灯输入/动态灭零输出端
：
这是一个特殊的端钮，有时用作输入，有时用作输出。
当
作为输入使用，且
＝0时，数码管七段全灭，与译码输入无关。
当
作为输出使用时，受控于
和
：
当
＝1且
＝0时，
＝0；其它情况下
＝1。
本按钮主要用于显示多位数字时，多个译码器之间的连接。
本设计将
、
、
都置高电平。
74LS48管脚图
2.共阴极七段LED显示器是较常用的显示数码管，但在使用时要注意的是：
我们自己用的数码管是共阴极还是共阳极的，其管脚图如下图2-4所示，因为为共阴极的，所以其管脚COM端接地；如果为共阳极的，起管脚COM段要接高电平。
共阴极七段LED显示器管脚图
计数器和锁存器及译码电路连接好后的电路图如下所示
控制锁存译码显示电路
3.4报警电路
报警电路，采用555产生1个输出频率为9.5HZ的脉冲发生器，经过74LS11的一个高电平促使LE发出光电报警同时也使得蜂鸣器产生警报声音，当按了停止开关时，警报停止。
3.5控制电路
为了方便控制操作，灵活更改预置数范围，本设计使用了几个开关，其实际效用见表1所示。
表1开关设置一览表开关名称实际效用置数/启动切换开关，清零/工作切换开关，暂停/继续切换开关，10位置数切换开关和声光报警停止开关。
控制的效果主要是用多个2个与非门组成基本RS触发器来实现的，一个触发器的输出结果送至74LS192的LD端和UP端，计数器的LD=0，计数器预置数，反之，计数器启动处于计数工作状态；一个触发器的结果与十位74LS192
（1）的13脚BO端输出的高电平和555定时器输出的时钟脉冲一起通过三与门，使得三与门输出低电平，送至74LS192
（2）的4脚DWN端，令计数器停止工作，显示器上保持原来的数不变；当SW3上合时，74LS11门电路打开，脉冲信号送入计数器的减脉冲输入端，计数器继续累计计数.另外，一个触发器的输出结果接高电平输出送至74LS192集成电路CLR端，计数器清零，反之，正常计数。
最后再用触发器，实现对30的置数。
四、总电路图
图总电路图
五、附录（元器件清单）
元件名称
规格
数量
定时器
555
2
四2输入与非们
74LS00
3
四2输入或门
74LS32
2
非门
74LS04
1
三3输入与门
74LS11
1
4位微型拨动开关
2
计数器
74LS192
2
KS按键开关
WS-1
2
单刀双制开关
1
8D锁存器
74LS373
1
显示译码器
74LS48
2
7段数码管
BS201
2
蜂鸣器
1
发光二极管
R3240R6C
1
六、个人总结
本次课设是一次收获很大的课程设计，同时也是一个应用自己所学知识的平台，感觉很好。
从通过设计任务的分析到功能的划分再到确定总体的设计方案，再到最后的每个功能部分的具体实现。
整个过程都需要我们组的人充分利用所学的知识进行思考借鉴。
可以说，本次课程设计室针对前面所学的知识的一次比综合的检测。
总得来说，这次课设虽然很累，但非常充实。
在此课设中，我深刻感受到正确的思路是很重要的，只有你的设计思路是正确的，那你的设计才有可能成功。
因此我们在课设前要做好充分的准备，认真查找详细的资料，为我们的设计成功打下坚实的基础。
而且，当一个功能的实现有多个方法时，我们要经过认真的分析，从中找出最合理最有效的方法路径，从而简化电路图，节约成本。
要做好本次的课程设计，熟练的掌握课本上的理论知识是前提。
这样才能对设计中出现的问题进行一定的分析和解决。
当然，能完成本次设计，更离不开我们组四人的共同努力及团结合作，正是队员们的互帮互助，我们才克服了种种困难，最终上交了一份完美的答卷。
作为个人而言，在此次数电课程设计中，我主要负责“30秒预置定时显示报警系统”的5秒显示部分。
，5秒显示，即每隔5秒显示一次时间，即当个位数码为5或0时，才能在LED数码显示管上显示出来。
这一模块主要利用8D锁存器74LS373与一复杂与非门电路以及数码显示驱动器74LS48来实现这一功能的实现。
当锁存器74LS373的控制端Q为高电平时才能使数据更新，当为低电平时就会持保持状态。
再结合，设计要求的每隔5秒显示，所以应当个位74LS192输出为0或5对应的二进制数时，才应使得Q端为高电平，将0或5的时间锁存住。
因此固应在Q端与计数器的个位输出接一个门电路，使之实现，
+
=1的逻辑运算，从而控制Q端为高电平的状况。
当实现控制锁存后，只需要再接一个显示译码芯片74LS48就可以，它可以实现将锁存的数码经译码后转化成LED显示所需要的a-g的数码，进而讲30，25，20、、、、、、0显示出来了。
其实，这个思路是我们一起经过很长时间的讨论才设计出来的，我仅仅只是负责了把这一思路具体电路图话。
再画电路图时，由于开始对各个芯片管脚不熟悉，所以比较吃力，老是连错线路，但熟悉后，很快就把整个电路图连接起来了，但是，当各种芯片级联时仍需要主要连接的方式，有可能一不小心就出错了。
总的来说，在此次课程设计中，我学到了很多东西，比如更加熟悉了74LS373,74LS48的管脚图及工作原理了，而且通过实际的电路连接，更加认识了各个管脚的作用，同时，经过在画电路图中的反复删改出错的教训，我更认识到了，在画电路图之前，务必要把芯片的管脚图和各种功能实现方式搞清楚，只有这样，才可以避免出错。
在次设计思路的探索中，我深刻感受到了团结合作的力量。
正是因为整个团队人员的一起努力，我们才能顺利完成此次任务，真的，感觉每个人在此次课设中都付出了很多的心血，我为我们队中的每一个人感到自豪。
同时，我也发现了我的一些不足之处，如基本知识的不熟悉，需要在以后的学习过程中逐渐改进。
参考文献
[1]陈大钦，电子计数基础实验---电子电路实验设计仿真北京高等教育出版社，2000年
[2]王永军李景华，数字逻辑与数字系统，北京电子工业出版社，2006年
[3]阎石，数字电路技术基础，北京高等教育出版社，1998年
升级会员 