简易数字频率计设计.docx
《简易数字频率计设计.docx》由会员分享，可在线阅读，更多相关《简易数字频率计设计.docx（25页珍藏版）》请在冰点文库上搜索。
简易数字频率计设计
《数字电子技术》课程设计报告
题目:
简易数字频率计设计
姓名：
院系：
专
学号
指导教师：
成绩：
完成时间:
2011年1月10日
目录
第一章设计要求
1.1整体功能要求
1.2系统结构要求
1.3测试指标
第二章整体方案设计
2.1算法设计
2.2整体方框图及原理
第三章基本电路的设计与调测
3.1放大整形电路的设计与调测
3.2时基电路的设计与调试
3.3闸门电路的设计与调试
3.4逻辑控制电路的设计与调试
3.5锁存及译码电路的设计与调试
3.6显示电路的控制与调测
3.7显示电路设计
3.8计数电路和显示电路的调测
3.9单位转换电路和小数点显示电路设计
第四章整体电路图及元件清单
4.1整体电路图
4.2整机原件清单
第五章设计小结
5.1设计任务完成情况
5.2问题及改进
5.3心得体会
附录参考文献
摘要
本设计报告主要包括对数字频率计设计的设计要求、整体方案设计、单元电路设计、电路的测试与调整、设计小结。
设计要求包括了数字频率计整体功能要求、系统结构要求及测试指标；整体方案设计包括算法设计和整体方框图及原理；单元电路的设计包括时基电路设计、闸门电路设计、控制电路设计、小数点显示电路设计、整体电路图、整机元件清单；电路的测试与调整包括时基电路的调测、显示电路的调测、计数电路的调测、控制电路的调测、整体指标的调测。
关键字：
数字频率计、设计
数字频率计测频原理：
数字频率计是采用数字电路制成的实现对周期性变化信号的频率的测量。
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
它是一种用十进制数字，显示被测信号频率的数字测量仪器。
它的基本功能是测量正弦信号，方波信号以及其他各种单位时间内变化的物理量。
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精度高，显示直观，所以经常要用到数字频率计。
第一章设计要求
1.1整体功能要求
频率计主要用于测量正弦波、矩形波、三角波等周期信号的频率值。
1.2系统结构要求
数字频率计的整体结构要求如图1-1所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。
图1-1数字频率计整体方案结构方框图
1.3测试指标
1.被测信号的频率范围100HZ～100KH
2.输入信号为正弦信号或方波信号
3.四位数码管显示所测频率，并用发光二极管表示单位
4.具有超量程报警功能
第二章整体方案设计
2.1算法设计
频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号
图2-2频率测量算法对应的方框图
在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。
该闸门信号控制闸门电路的导通与开断。
让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。
测量频率的误差与闸门信号的精度直接相关。
2.2整体方框图及原理
输入电路：
由于输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。
频率测量：
测量频率的原理框图如图2-3.测量频率共有显示单位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号由555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
计数显示电路：
在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：
控制电路里面要产生计数清零信号和锁存控制信号。
第三章基本单元电路的设计及调试
3.1.1放大整形电路设计
如图所示，待测的波先被送入到放大电路的输入端，输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。
然后把放大调整后的信号送入由555构成的施密特触发器，施密特触发器具有脉冲整形功能经过施密特触发器后便把信号整形成为矩形波。
放大整形电路图
3.1.2放大整形电路的调测
图放大整形电路
用信号发生器产生一个正弦波形，输入放大整形电路，用示波器来观察待测信号经放大整形电路后波形的前后变化，结果如图，1表示整形后的波形，2表示整形前的。
下图待测信号放大整形前后的波形图
3.2.1时基电路设计及调试
图时基电路与分频电路
它由两部分组成:
如图3-1所示，第一部分为555定时器组成的振荡器（即脉冲产生电路）,要求其产生1000Hz的脉冲.振荡器的频率计算公式为:
f=1.44/（（R1+2*R2）*C）,因此,我们可以计算出各个参数通过计算确定了R1=8.2KΩ，R2=5.1KΩ，C=0.01μF使得555能够产生非常接近1KHz的频率。
第二部分为分频电路,主要由74LS160组成，因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求周期为1s。
74LS160为十进制计数器，用于在时钟上升沿或下降沿加计数。
3.2.2时基电路的调测
图时基电路
首先调测时基信号，通过555定时器、RC阻容件构成多谐振荡器的两个暂态时间公式，选择R1=8.2KΩ，R2=5.1KΩ，C=0.01μF。
把555产生的信号接到示波器中，使得输出的信号的频率为1KHz。
同时输出信号的频率也要稳定。
测完后，下面测试分频后输出端信号。
测出来的信号频率和理论值1Hz相等。
这样，时基电路这部分就测试完毕，可以用于做标准的闸门信号，所以此时的时基电路设计好了，而且时基信号也没什么问题。
图时基电路分频后的波形
3.3闸门电路的设计及调试
如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。
74151的CBA接拨盘开关来对选频进行控制。
当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。
分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录）。
4017是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。
100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。
也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。
图闸门电路
图
3.4逻辑控制电路设计及调试
通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。
其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。
比如频率，周期，脉宽。
同时控制电路还要产生74160的清零信号，74LS373的锁存信号。
图控制电路
逻辑控制电路详细的电路如图4-1所示。
图4-2是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、74LS373锁存端波形图。
其中第一个波形是被测信号的波形图、第二个是PT端输入信号的波形图、第三个是计数器的清零信号。
第四个是锁存信号。
PT是高电平的时候计数器开始工作。
CLR为低电平的时候，计数器清零。
根据图得知在计数之前对计数器进行了清零。
根据74LS373（74LS373的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，74LS48不送数。
如果不让74LS373锁存的话，那么计数器输出的信号一直往数码管里送。
由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。
那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。
根据图可以看到，当PT到达下降沿的时候，此时74LS373的G端的输入信号也刚好到达下降沿。
图控制电路工作波形示意图
3.4.2逻辑控制电路的调测
图逻辑控制电路调测连接图
控制电路的连接图如图4-3所示，其中两个555单稳态触发器的作用一个是产生清零信号，另一个是产生锁存信号。
由调试波形可以知道电路设计是正确的。
这部分是测量频率的功能。
测频率的时候时基信号作为闸门信号。
测试的结果如图4-4所示其中1波形表示为清零信号，2波形表示锁存信号，3波形表示闸门信号。
控制部分的工作原理：
当清零信号由0变为1时，此时计数器的清零工作已经完成。
闸门开始打开，当闸门打开时，即闸门信号为高电平时，计数器开始计数我们所设计的闸门的高电平时间为1S，在此时间内计数器计数被测信号的变化次数，所得结果便是被测信号的频率。
当计数器清零和计数时，锁存器要锁存，，以免显示时数字跳动，当计数器清零和计数完毕时，锁存器再开始读数。
那么到此，整个控制电路部分实现的控制功能都已经实现了。
到这里，会发现控制电路整个设计过程的精华所在。
把控制电路这部分完成，那么本次的课程设计最重要的部分完成，所以这次课程设计整体上也就基本完成了。
逻辑控制电路输出波形图
3.5锁存及译码电路
3.6显示电路设计
计数电路、锁存电路和译码显示电路详细的电路如图5-1，显示电路主要由计数器、译码器、锁存器、档位选择开关组成。
整体电路要接收三个信号一是被测信号的计CP信号波形、74LS160的CLR段清零信号波、74LS373锁存端信号波。
图显示电路
3.8计数电路和显示电路的调测
图显示电路调测连接图
计数电路：
按照图5-2所示连接好，将74160的PT端，~CLR端，~LD端都接高电平，4个74LS160级联，构成异步十进制计数器。
，在调测的过程中，接好后，给最低位的74LS160一个CP信号。
让函数信号发生器产生一个频率适当的方波。
这样，计数器就开始计数了。
数码管从0000~9999显示。
计数电路就这样搞好了。
在调测的过程中，74160的~CLR端，~LD端是用临时的线连接。
因为在后面这些端都是连接控制电路产生清零、锁存信号的输出端。
显示电路：
如图4-5所示接好显示电路。
将七段显示器CK端接地。
前面的管脚接寄存器的管脚，这样，显示电路也就搞好了。
经过模拟仿真，显示电路工作正常。
3.9显示单位转换电路和小数点显示电路设计
在测量频率的时候，由于分两个显示单位，那么在不同的单位的时候，小数点也要跟着显示。
比如测量频率的单位需要显示Hz的时候，那么在显示的时候四个数码管的小数点不需要显示，此时绿灯亮。
测量频率的单位需要显示KHz的时候，那么显示的时候，四个数码管第二
个位的数码管的小数点要显示，也就是当显示的数值以KHz显示时，后面有两位小数以保证测量值度，并且此时红灯亮，表示单位是KHz.
图单位转换和小数点显示电路图
第四章整体电路图
图整体电路图
4.2整机原件清单
元件序号
型号
主要参数
数量
单价
（元）
备注
1
74LS290
4个
3.3
元件中电阻电容值有些不是绝对的，可以通过串并联得到需要的值。
放大电路仿真图中用741，所以实验时可用741代替。
另外仿真器件与实际提供器件可能有所不同，以实际提供为准。
2
74LS48
4个
2.8
3
74LS273
2个
1.5
4
74LS00
2个
0.8
5
555
1个
0.28
6
74ls123
1个
1.2
7
R1
47kΩ
2个
0.02
8
R2
10kΩ
3个
0.01
9
R3
39kΩ
2个
0.02
10
R4
1kΩ
1个
0.01
11
R5
47kΩ可调
1个
0.05
12
R6
100kΩ可调
1个
0.35
13
R7
3.3kΩ
1个
0.02
14
R8
10Ω
1个
0.02
15
C1
10uF
1个
0.5
16
C2
4.7uF
3个
0.3
17
C3
100uF
1个
0.38
18
C4
103
1个
0.5
19
C5
47uF
1个
0.15
第五章设计小结
5.1设计任务完成情况
经过我们组的共同努力，终于完成了此次为期1.5周的课程设计。
通过去图书馆查阅资料，上网，答疑等多种形式，我们对各自负责的电路部分有了详细的了解，并且信心十足。
起初设计的电路经常有漏洞，模拟电路进行仿真时也仿真不出来，后来经过仔细研究和探讨不断的对电路进行改进，最终得到满意的结果，电路完成的相对比较顺利
5.2问题及改进
在此次课程设计中，我负责电路的控制部分，由于在计数，数码管上面会一直显示数字，由于频率大，会发现数字一直在闪动。
所以在电路中加入74LS373DW锁存器对计数器输出信号进行锁存，计数完后，让数码管显示计数器计到的数字功能。
为了克服测量低频信号时的不足，可以使用另一种算法。
将被测信号送入被测信号闸门产生电路，该电路输出一个脉冲信号，脉宽与被测信号的周期相等。
再用闸门产生电路输出的闸门信号控制闸门电路的导通与开断。
设置一个频率精度较高的周期信号（例如10KHz）作为时基信号，当闸门导通时，时基信号通过闸门到达计数电路计数。
5.3心得体会
在为期两周的电子课程设计过程中，我们了解了数字频率计的工作原理，并且进一步学习了模拟电路仿真技术。
同时还发现了自己的很多不足，自己知识的很多漏洞，认识到自己的思维还是不够活跃。
本次课程设计过程中虽然遇到一些阻碍，但通过我们的努力，最终还是克服了这些困难，让我们体味到设计电路、连接电路、调测电路过程中的乐苦与甜,提高了我们独立思考克服困难的能力，而且组员们之间的友谊更加深刻了。
设计是我们将来必需的技能，这次设计恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。
在实习的过程中发现了以前学的数字电路的知识掌握的不牢。
同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。
因此，电子课程设计使我们获益匪浅。
希望还有机会学习更多有关此类课程设计的知识。
附录
74LS373
74ls373引脚图,管脚图及真值表及工作原理介绍
74ls373工作原理简述:
（1）.1脚是输出使能（OE）,是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚（锁存控制端,G）如何,输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部呈现高阻状态（或者叫浮空状态）;
（2）.当1脚是低电平时,只要11脚（锁存控制端,G）上出现一个下降沿,输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）立即呈现输入脚3、4、7、8、13、14、17、18的状态.
锁存端LE由高变低时，输出端8位信息被锁存，直到LE端再次有效。
当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
74160十进制同步计数器
160的清除端是异步的。
当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。
160的预置是同步的。
当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0－Q3与数据输入端P0－P3一致。
对于54/74160，当CP由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。
160的计数是同步的，靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74160，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，而54/74LS160的CEP、CET跳变与CP无关。
160有超前进位功能。
当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。
在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。
参考文献
1.
2.陈立万.脉冲与数字电路中国物资出版社
2.张顺兴.数字电路与系统设计.第1版.南京：
东南大学出版社，2004
3邹其洪.电工电子实验与计算机仿真.第1版.北京：
电子工业出版社，2003.9
4.王玉秀.电工电子基础实验.第1版.南京：
东南大学出版社，2006
5.孙肖子.模拟电子技术基础.第1版.西安：
西安电子科技大学出版社，2001.1
6.谢自美.电子线路设计•实验•测试.第2版.武昌：
华中科技大学出版社，2000.7
7.张豫滇.电子电路课程设计.第1版.南京：
河海大学出版社，2005.8
升级会员 