混合IC测试技术-第一章-混合集成电路测试概述.pptx

上传人:wj 文档编号:12990545 上传时间:2023-06-10 格式:PPTX 页数:116 大小:5.03MB
下载 相关 举报
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第1页
第1页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第2页
第2页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第3页
第3页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第4页
第4页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第5页
第5页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第6页
第6页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第7页
第7页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第8页
第8页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第9页
第9页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第10页
第10页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第11页
第11页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第12页
第12页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第13页
第13页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第14页
第14页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第15页
第15页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第16页
第16页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第17页
第17页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第18页
第18页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第19页
第19页 / 共116页
混合IC测试技术-第一章-混合集成电路测试概述.pptx_第20页
第20页 / 共116页
亲,该文档总共116页,到这儿已超出免费预览范围,如果喜欢就下载吧!
下载资源
资源描述

混合IC测试技术-第一章-混合集成电路测试概述.pptx

《混合IC测试技术-第一章-混合集成电路测试概述.pptx》由会员分享,可在线阅读,更多相关《混合IC测试技术-第一章-混合集成电路测试概述.pptx(116页珍藏版)》请在冰点文库上搜索。

混合IC测试技术-第一章-混合集成电路测试概述.pptx

,混合集成电路测试技术,一、课程介绍,一、课程介绍,集成电路生产工艺,集成电路测试在集成电路产业链中的重要性混合集成电路测试技术最新发展的现状及挑战模拟、数字及混合集成电路的参数测试技术掌握ADC、DAC等混合信号集成电路的测试方法,基于DSP的混合IC测试方法掌握ATE的结构与工作原理DIB板的设计,测试程序的开发与调试测试数据分析与DFT设计,教材与参考书:

GordonRoberts,FriedrichTaenzler,MarkBurns.AnIntroductiontoMixed-SignalICTestandMeasurement.Oxford,2011IanA.Grout.IntegratedCircuitTestEngineering.Springer2006时万春.现代集成电路测试技术.化学工业出版社2006PeterVanZant(韩郑生译).芯片制造-半导体工艺制程实用教程.电子工业出版社,2015GordonRoberts(冯建华等译).混合信号集成电路测试与测量.电子工业出版社2009,一、课程介绍,二、课程安排,课堂教学:

40学时(110周)配套实验:

20学时(1115周),教学计划,总学时:

60(课堂教学:

40实验:

20),教学第一章:

混合集成电路测试概述第二章:

DC参数测试第三章:

DAC与ADC测试第四章:

采样理论与基于DSP的测试第五章:

测试数据分析第六章:

ATE系统与DIB设计第七章:

测试程序设计,实验测试程序开发环境下的测试程序设计数字集成电路测试模拟集成电路测试DAC测试ADC测试,第一章混合集成电路测试概述1、集成电路测试概述2、集成电路制造工艺3、混合集成电路4、混合集成电路测试及其挑战,集成电路测试行业发展现状1.IC行业飞速发展集成电路是信息产业的基础,占据全球半导体产品超过80%的销售额,被誉为“工业粮食”。

对于未来社会的发展方向,包括5G、人工智能、物联网、自动驾驶等,集成电路都是必不可少的基础。

2017年全球集成电路销售额为3431.86亿美元,同比增长24%。

2016年,中国市场集成电路规模达到11985.9亿元,同比增长8.7%,1、集成电路测试概述,集成电路测试行业发展现状,中国集成电路产业已形成较完善产业链2017年集成电路产业5411亿元,增长24.8%。

设计2073亿元,增长26.1%;制造1448亿元,增长28.5%;封装测试1889.70亿元,同比增长20.80%。

设计占比为38.38%,制造占比为27.19%,封测占比为34.44%。

政策大力重点扶持集成电路产业发展国家集成电路产业投资基金首期募资1387.2亿元,地方集成电路产业投资基金规模已超5000亿元。

集成电路测试行业发展现状,全球半导体设备增长迅速2016年全球半导体制造设备的总销售额为412.4亿美元,同比增长13%。

根据SEMI预测,2017年全球半导体设备市场规模可达494.2亿美元,同比增长19.86%。

中国半导体设备2016年中国前十强半导体设备供应商完成销售收入48.34亿元,同比增长28.5%。

预计2017年全年主要半导体设备制造商销售收入将增长33%左右,达到76.5亿元左右。

最大的中电科电子装备集团有限公司的销售收入仅为9.08亿元,远低于国际知名厂商,我国前十强企业占全球半导体设备的市场份额仅为2%左右。

国内主要半导体设备厂商北方华创:

国内半导体制造设备龙头,刻蚀机、PVD、CVD、氧化炉长川科技:

国内集成电路测试设备领先者,测试机、分选机和探针台晶盛机电:

国内晶体硅生长设备龙头至纯科技:

国内高纯工艺系统领先企业,集成电路测试行业发展现状,20122016年我国大陆地区半导体专用设备销售规模由25.0亿美元增长至64.6亿美元,占全球市场比例由6.8%提升到了15.7%,2015年在测试设备行业美国泰瑞达(Teradyne)、日本爱德万(Advantest)、美国安捷伦(Agilent)、美国科利登(Xcerra)和美国科休(Cohu)占据了约80%以上的国内市场份额。

国内外现状,全球市场:

2017年,泰瑞达20亿美元,爱德万15亿美元,当前国产模拟测试仪发展迅速,2016年销售超过一千台,产值2.8亿元人民币,占据国内市场85%以上,都采用专用测试系统。

国内外现状,集成电路测试行业发展现状,TeradyneUltraFlex,AdvantestV93000,主流产品,集成电路测试行业发展现状,ITC2017参展企业:

30余家设计:

Cadence、Mentor、SynopsysInc.ATE设备:

Advantest、Teradyne、MARVIN(PXI-BASED)、GOPEL(JTAG)、Tektronix夹具、连接器服务,集成电路测试行业发展现状,ITC2017,Exhibits-测试设备,Advantest:

ATETeradyne:

ATEChromaATE:

ElectronicTestandMeasurementSolutionsGOEPELElectronicsLLC:

JTAG/BoundaryScanTestEquipmentMarvinTestSolutions:

TS-900semiconductortestplatform,PXI-BasedRidgetopGroupInc:

analogteststructuresandprocessverificationtoolsRoosInstruments:

highlyautomatedtestsolutionsforwirelessdevicesAstronicsTestSystems:

TestwithBurn-inforCPUsAehr:

burn-inandtestequipment,forpackagedparts,baredie,andwafersMicroControlCompany:

burn-inRoosInstruments:

highlyautomatedtestsolutionsforwirelessdevicesTektronix:

testequipmentExatron:

serviceautomationprovider,ITC2017Exhibits-辅助设备,Aries:

interconnectproductsCohu:

ContactorsolutionsEnplasTestSolutions:

customsocketdesignINNOGLOBAL:

TestSocketsIronwoodElectronics:

Adapters、75GHzbandwidthsocketsforBGAandQFNPickering:

SwitchingSolutions,ITC2017Exhibits-服务,Cadence:

design-for-testsolutionsMentor:

design-for-testsolutionsSynopsysInc.:

DFTMAXUltra,DFTMAX,TetraMAXandTetraMAXIItechnologiesforpower-awarelogictestandphysicaldiagnosticsEvaluationEngineering:

magazineExatron:

serviceautomationproviderEDACafe.Com:

EDAwebportalOptimal+:

testmanagementsolutionssoftwarePDFSolutions,Inc.:

yieldimprovementtechnologiesQualtera:

big-dataanalyticsplatformsRidgetopGroupInc:

analogteststructuresandprocessverificationtoolsSiliconAid:

IJTAG/JTAGsoftwareproviderandDFTConsultingservicesSLPowerElectronics:

powerconversionsolutions,STArTechnologies:

SemiconductorTestArchitectsandtotalsolutionTDK-LambdaAmericas:

highcurrentandhighvoltageAC/DCpowersourcesTESEC:

powersemiconductortestandautomationTSSI:

design-to-testconversionandvalidationsoftwaresolutionsTTTC:

solveengineeringproblemsinelectronictestVersatilePower:

designingrobustpoweryieldWerxSemiconductor:

atrueend-to-endtestdataintelligencesolution,ITC2017Exhibits-服务,测试应用研发人员专业知识要求:

集成电路设计与可测性设计(DFT)基础元器件工作原理与集成电路生产工艺测试原理与集成电路测试技术软件设计基础数据分析及故障分析能力,1、集成电路测试概述集成电路测试专业人才培养,集成电路测试专业人才培养,集成电路测试专业就业需求:

集成电路测试设备研发:

测试机、探针台、IC设计(DFT设计)晶圆厂、封测厂(测试应用开发、设备研制与维护)测试服务公司(设计、测试、筛选)职位:

DFT设计、测试设计、测试设备、测试外包服务、验收及可靠性测试分析,集成电路(IntegratedCircuit):

采用一定的工艺,把一个电路中所需的晶体管(场效应管、二极管)、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构。

集成电路发明者为杰克基尔比(基于锗(Ge)的集成电路)和罗伯特诺伊思(基于硅(Si)的集成电路)。

1、集成电路测试概述,集成电路发展历史,1、集成电路测试概述,集成电路发展历史,1、集成电路测试概述,1、集成电路测试概述,集成电路产业链:

设计、制造、封装、测试(成品测试、用户测试)设计:

设计验证制造:

晶圆测试封装测试:

成品测试使用:

入库检验、器件筛选、维修测试,集成电路测试的基本模型,1、集成电路测试概述,被测集成电路DUTF(x),输入x输出Y,Y=F(x),验证:

诊断:

验证设计的正确性确认故障位置,可靠性:

评估失效时间.,检测、筛选:

发现故障器件或不合格品,集成电路测试原理,1、集成电路测试概述,被测电路CircuitunderTest(CUT),-101111-00-0-1-01-00-101,1-0010011-11011001-01-11,比较,预存正确响应,测试结果,输入码型,输出响应,1、集成电路测试概述,1、集成电路测试概述,集成电路测试,集成电路寿命过程中测试的作用设计验证测试设计错误、缺陷,晶圆测试,过滤不良晶片,成品测试,确认IC功能和性能(不良品、等级),用户测试,入库检验、可靠性评估(器件筛选)、现场测试,集成电路测试的重要性,1、集成电路测试概述,N:

片内晶体管数量p:

晶体管失效比例Pf:

芯片失效比例Pf=1-(1-p)N,设p=10-6N=106Pf=63.2%,DefectsdetectedinWaferPackagedchipBoardSystemField,Cost0.010.10.11110101001001000,IC测试代价迅速上升,1、集成电路测试概述,集成电路测试,集成电路测试分类测试目的验证、生产、验收、使用,测试内容,功能、参数(DC、AC、IDDQ)、结构,器件类型,数字、模拟、混合、存储器、SOC,1、集成电路测试概述,集成电路发展对测试的挑战集成度和功能复杂度急剧增加测试算法、程序开发、测试速率混合集成电路综合测试能力、并行测试信号速率大幅提高信号产生与采集速率、信号完整性、多路同步、测试信号接入难度封装尺寸减小,结构复杂测试信号接入,FaultModeling,1、集成电路测试概述,AB,CD,E,F,G,Cs-a-1Ds-a-1Cs-a-0Ds-a-0,As-a-1Bs-a-1As-a-0Bs-a-0,Es-a-1Fs-a-1Es-a-0Fs-a-0,Gs-a-1Gs-a-0,14faults,1、集成电路测试概述,Designfortestability(DFT)adhoctechniques(特别的)ScandesignBoundaryScanBuilt-InSelfTest(BIST)Randomnumbergenerator(RNG)SignatureAnalyzer(SA),1、集成电路测试概述,集成电路测试过程选择测试仪或测试系统(ATE)最高信号速率/频率、同步定时精度、通道数量、电平范围、软件开发难度等设计测试接口(DIB/LB)针脚数量、信号特性、信号传输开发测试程序开发平台、二次开发工具、兼容性测试数据分析,集成电路测试过程,1、集成电路测试概述,2、集成电路制造工艺,集成电路生产工艺导体:

电阻率10-2m(铜:

1.5710-4m)绝缘体:

电阻率1012m半导体:

10-1m电阻率1012m(锗:

0.46m)本征半导体:

纯净的半导体晶体,如硅(14)、锗(32)杂质半导体:

掺入杂质的半导体N型半导体:

掺入施主杂质-五价元素(磷、砷、锑等)P型半导体:

掺入受主杂质三价元素(硼、铝、铟等)PN结:

一边掺入受主杂质,另一边掺入施主杂质,PN节结构,-+-+-+,载流子的扩散运动,建立内电场,内电场对载流子的作用,扩散运动和漂移运动达到动态平衡,交界面形成稳定的空间电荷区,即结,PN结:

P区,N区,二极管结构,2、集成电路制造工艺,双极结型晶体管(BJT):

两个PN结,PNP、NPN,三极管结构,2、集成电路制造工艺,场效应管(FET):

工艺简单、易于集成、输入电阻高、内部噪声低、热稳定性好、抗辐射能力强,MOS管结构,2、集成电路制造工艺,晶体管制造:

生长法、合金法、扩散法(平面型晶体管)扩散法:

含施主型掺杂剂的蒸汽外延层高温氧化溶解刻窗含受主型掺杂剂的蒸汽扩散得到一个PN结氧化刻窗含施主型掺杂剂的蒸汽扩散得到另一个PN结氧化刻窗淀积金属装引线。

2、集成电路制造工艺,集成电路生产流程,晶体硅,晶晶棒园,抛,光,氧,化,光,刻,注,入,电,镀,切,割,测,试,封,装,测,试,2、集成电路制造工艺,上光刻胶:

光刻胶和照相的胶片一个道理。

光刻(极紫光刻EVO):

将设计好的晶圆电路掩模,放置于光刻的紫外线下,下面再放置Wafer。

在光刻的瞬间,在Wafer被光刻的部分的光刻胶融化,被刻上了电路图。

离子注射:

在真空的环境下经过离子注射,将光刻的晶圆电路里注入导电材料,生成相应的P、N类半导体。

电镀(蒸铝):

在晶圆上电镀一层硫酸铜,铜离子会从正极走向负极,完成金属化连接。

抛光:

打磨抛光Wafer表面,整个Wafer就已经制造成功了。

晶圆切片:

将Wafer切成单个晶圆Die(单个管芯)。

晶圆测试:

通过针测的方式对每个晶粒进行电气特性检测。

封装:

将制造完成晶圆固定,绑定引脚,按照需求去制作成各种不同的封装形式,这就是同种芯片内核可以有不同的封装形式的原因。

成品测试:

将芯片进行测试、剔除不良品。

IC生产流程,2、集成电路制造工艺集成电路制造工艺分类双极型工艺(bipolar)MOS工艺BiMOS工艺,双极型工艺,双极集成电路的基本制造工艺,可以粗略的分为两类:

一类为在元器件间要做隔离区。

隔离的方法有多种,如PN结隔离,全介质隔离及PN结-介质混合隔离等。

另一类为器件间的自然隔离。

典型PN结隔离工艺是实现集成电路制造的最原始工艺,迄今为止产生的各种双极型集成电路制造工艺都是在此工艺基础上改进而来的。

双极型工艺,典型PN结隔离工艺流程,基区光隔离扩散、刻推进(氧化),发射区基区扩散、再光刻分布(氧化),发射区扩散、氧化,引线孔淀积光刻金属,光刻压焊点,合金化及后工序,反刻金属,淀积钝化层,双极型工艺,P-Sub,工艺流程衬底准备(P型)氧化光刻n+埋层区n+埋层区注入清洁表面,双极型工艺,P-Sub,工艺流程(续1)生长n-外延隔离氧化光刻p+隔离区p+隔离注入p+隔离推进,N+,N+,N-,N-,双极型工艺,P-Sub,N+,N+,P+,N-P+,N-P+,工艺流程(续2)光刻硼扩散区硼扩散氧化,双极型工艺,工艺流程(续3)光刻磷扩散区磷扩散氧化,P-Sub,N+,N-,N-,P+,P+,P+,P,PN+,双极型工艺,工艺流程(续4)光刻引线孔清洁表面,P-Sub,N+,N-,N-,P+,P+,P+,P,PN+,双极型工艺,工艺流程(续5)蒸镀金属反刻金属,P-Sub,N+,N-,N-,P+,P+,P+,P,PN+,双极型工艺,P-Sub,N+,N-,N-,P+,P+,P+,P,PN+,工艺流程(续6)钝化光刻钝化窗口后工序,MOS工艺,N阱硅栅CMOS工艺主要流程,场区光刻,衬底准备,生长SiO2和Si3N4,N阱光刻、注入、推进,生长SiO2和Si3N4,N管场区光刻、注入,阈值电压调整区光刻、清洁有源区表面、注入长栅氧,场区氧化(局部氧化),多晶淀积、参杂、光刻,N管LDD光刻、注入,P+有源区光刻、注入,P管LDD光刻、注入,N+有源区光刻、注入,BPSG淀积,N+接触孔光刻、接触孔光注入刻,淀积金属1、反淀积绝缘介刻质,通孔孔光刻,淀积金属2、反刻,淀积钝化层、光刻,侧墙氧化物淀积、侧墙腐蚀,MOS工艺,N阱硅栅CMOS工艺主要流程1.衬底准备P型单晶片P+/P外延片,MOS工艺,P-Sub,N阱硅栅CMOS工艺主要流程2.氧化、光刻N-阱(nwell),MOS工艺,N阱硅栅CMOS工艺主要流程3.N-阱注入,N-阱推进,退火,清洁表面,N阱P-Sub,MOS工艺,N阱硅栅CMOS工艺主要流程4.长薄氧、长氮化硅、光刻场区(active反版),N阱P-Sub,MOS工艺,P-SuNb阱硅栅CMOS工艺主要流程5.场区氧化(LOCOS),清洁表面,MOS工艺,N阱硅栅CMOS工艺主要流程6.栅氧化,淀积多晶硅,反刻多晶(polysiliconpoly),P-Sub,MOS工艺,P-Sub,N阱硅栅CMOS工艺主要流程7.P+active注入(Pplus)(硅栅自对准),MOS工艺,N阱硅栅CMOS工艺主要流程8.N+active注入(NplusPplus反版)(硅栅自对准),P-Sub,MOS工艺,P-Sub,N阱硅栅CMOS工艺主要流程9.淀积BPSG,光刻接触孔(contact),回流,MOS工艺,P-Sub,N阱硅栅CMOS工艺主要流程10.蒸镀金属1,反刻金属1(metal1),MOS工艺,P-Sub,N阱硅栅CMOS工艺主要流程11.绝缘介质淀积,平整化,光刻通孔(via),MOS工艺,P-Sub,N阱硅栅CMOS工艺主要流程12.蒸镀金属2,反刻金属2(metal2),MOS工艺,P-Sub,N阱硅栅CMOS工艺主要流程13.钝化层淀积,平整化,光刻钝化窗孔(pad),BiCMOS工艺,双极工艺器件的特点是速度高、驱动能力强,但功耗大、集成度低;而CMOS工艺制造的器件功耗小、集成度高,但速度低、驱动能力差。

在既要求高集成度又要求高速的领域中可以采用二者的结合(即BiCMOS工艺),发挥各自的优点。

BiCMOS工艺,双极型工艺与MOS工艺相结合,双极型器件与MOS型器件共存,适合数/模电路。

以双极型工艺为基础的Bi-MOS工艺以CMOS工艺为基础的Bi-MOS工艺,BiCMOS工艺,PMOS,P+P+,BECNMOSN+N+N+N+P阱P阱,以P阱CMOS工艺为基础的Bi-CMOS器件剖面纵向NPN,P-SUB,N-SUB以N阱CMOS工艺为基础的Bi-CMOS器件剖面纵向NPNBECPMOSNMOS,NPN的集电极接衬底,集成电路封装工艺,Customer客户,ICDesignIC设计,WaferFab晶圆制造,WaferProbe晶圆测试,Assembly&TestIC封装测试,SMTIC组装,IC封装形式,Package-封装体:

指芯片(Die)和不同类型的框架(L/F)和塑封料(EMC)形成的不同外形的封装体。

ICPackage种类很多,可以按以下标准分类:

按封装材料划分为:

金属封装、陶瓷封装、塑料封装按照和PCB板连接方式分为:

PTH封装和SMT封装按照封装外型可分为:

SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等;,IC封装形式,按封装材料划分为:

金属封装,陶瓷封装,塑料封装,金属封装主要用于军工或航天技术,无商业化产品;陶瓷封装优于金属封装,也用于军事产品,占少量商业化市场;塑料封装用于消费电子,因为其成本低,工艺简单,可靠性高而占有绝大部分的市场份额;,IC封装形式,按与PCB板的连接方式划分为:

PTH,PTH-PinThroughHole,通孔式;SMT-SurfaceMountTechnology,表面贴装式。

目前市面上大部分IC均采为SMT式的,SMT,IC封装形式,按封装外型可分为:

SOT、QFN、SOIC、TSSOP、QFP、BGA、CSP等;,决定封装形式的两个关键因素:

封装效率。

芯片面积/封装面积,尽量接近1:

1;引脚数。

引脚数越多,越高级,但是工艺难度也相应增加;其中,CSP由于采用了FlipChip技术和裸片封装,达到了芯片面积/封装面积=1:

1,为目前最高级的技术;,IC封装形式,QFNQuadFlatNo-leadPackage四方无引脚扁平封装SOICSmallOutlineIC小外形IC封装TSSOPThinSmallShrinkOutlinePackage薄小外形封装QFPQuadFlatPackage四方引脚扁平式封装BGABallGridArrayPackage球栅阵列式封装CSPChipScalePackage芯片尺寸级封装,IC封装结构图,TOPVIEW,SIDEVIEW,LeadFrame引线框架DiePad芯片焊盘GoldWire金线,Epoxy银浆,MoldCompound环氧树脂,封装原材料,【Wafer】晶圆,封装原材料,【LeadFrame】引线框架,提供电路连接和Die的固定作用;主要材料为铜,会在上面进行镀银、NiPdAu等材料;L/F的制程有Etch和Stamp两种;易氧化,存放于氮气柜中,湿度小于40%RH;除了BGA和CSP外,其他Package都会采用LeadFrame,BGA采用的是Substrate;,封装原材料,【GoldWire】焊接金线实现芯片和外部引线框架的电性和物理连接;金线采用的是99.99%的高纯度金;同时,出于成本考虑,目前有采用铜线和铝线工艺的。

优点是成本降低,同时工艺难度加大,良率降低;线径决定可传导的电流;0.8mil,1.0mil,1.3mils,1.5mils和2.0mils;,封装原材料,【MoldCompound】塑封料/环氧树脂主要成分为:

环氧

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 农林牧渔 > 林学

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2