电子技术试验指导书.docx
《电子技术试验指导书.docx》由会员分享，可在线阅读，更多相关《电子技术试验指导书.docx（34页珍藏版）》请在冰点文库上搜索。
电子技术试验指导书
实验一门电路逻辑功能及测试
一、实验目的
熟悉逻辑电路的逻辑功能及外特性。
二、实验仪器及材料
1•双踪示波器
图11
2•器件
74LS00二输入端四与非门2片
74LS20四输入端双与非门1片
74LS86二输入端四异或门1片
74LS04六反相器1片
三、预习要求
1•复习门电路工作原理及相应逻辑表达式。
2•熟悉所用集成电路的引线位置及各引线用途。
四、实验内容
实验前按使用说明先检查电源是否正常。
然后选择实验用的集成电路，按
自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经
实验指导教师检查无误方可通电实验。
实验中改动接线须先断开电源，接好线后再通电实验。
1•测试门电路逻辑功能
（1）选用双四输入与非门74LS20一只，插入设计板，按图1.1接线、输入端接S1~S4（电平开关输出插口）。
输出端接电平显示发光二极管Lo~Lh任意一个。
（2）将电平开关按表1.1置位，分别测输出电压及逻辑状态。
输入
输出
1
23
4
¥
电压（叭
H
HH
H
L
L
HH
LH
H
H
L
LL
H
L
LL
L
2•异或门逻辑功能测试
1、2、4、5接
（1）选二输入异或门电路74LS86。
按图1.2接线，输入端电平开关，输出端A、B、Y接电平显示发光二极管。
（2）将电平开关按表1.2置位，将结果填入表中。
走1.2
输入
範出
A
B
¥
Y电压（V〕
LLHLHHHHHHLH
LL
LL
LL
HL
HH
LH
3•逻辑电路的逻辑关系
（1）用74LS00、按图1.3,1.4接线，将输入输出逻辑关系分别填入表1.3、表
1.4中。
輸出
A
Y
L
L
L
H
K
L
H
H
表1.3
表1.4
输入
输出
A
B
Y
Z
L
L
L
H
H
L
H
H
（2）写出上面两个电路逻辑表达式。
4.利用与非门控制输出。
用一片74LS00按图1.6接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。
6•用与非门组成其它门电路并测试验证
（1）组成或非门。
用一片二输入端四与非门组成或非门画出电路图，测试并填表1.5
Y=AB=A*B
表15
输入
输出
A
B
¥
0
0
0
1
1
0
1
1
表16
A
B
¥
0
0
0
1
1
0
1
1
（2）组成异或门
（a）将异或门表达式转化为与非门表达式。
（b）画出逻辑电路图。
（c）测试并填写1.6。
实验二组合逻辑电路（半加器全加器及逻辑运算）
实验目的
1•掌握组合逻辑电路的功能测试。
2•验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
二、试验仪器及材料
器件74LS00二输入端四与非门3片;
74LS86二输入端四异或门1片
74LS54四组输入与或非门1片
G5
图21
三、预习要求
1.预习组合逻辑电路的分析方法。
2.预习用非门和异或门构成的半加器、全加器的工作原理。
四、实验内容
1.组合逻辑电路功能测试。
（1）用2片74LS00组成图2.1所示逻辑电路。
为便于接线和检查，在图中要注明芯片编号各引脚对应的编号。
（2）图中A、B、C接电平开关，Y1、Y2接发光管电平显示。
（3）按表2.1要求，改变A、B、C的状态填表并写出Y1,Y2表达式。
（4）运算结果与实验比较。
2•测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、
B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2。
（1）用异或门和与门接成以上电路。
A、B接电平开关,Y、Z接电平显示。
（2）按表2.2要求改变A、B状态，填表。
表21
输入
A
C
¥1
D
0
0
0
0
1
0
1
1
1
1
1
1
1
0
1
0
0
1
0
1
0
1
0
3•测试全加器的逻辑功能
输入端
A
01
0
1
E
00
1
1
输岀端
Y
Z
图2.2
（1）写出图2.3电路的逻辑表达式。
（2）根据逻辑表达式列真值表。
ffl2.3
（3）根据真值表画逻辑函数SiCi的卡诺图。
4）填写下表各点状态
爲
Bi
Cil
Y
Z
Xi
3i
Ci
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
1
1
1
1
（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4并与上表进
行比较看逻辑功能是否一致。
4•测试用异或、与非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
（2）找出异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
（3）当输入端AiBi及Cm为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。
表2.4
哉
Bi
Cil
Ci
Si
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
输入端
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
输出喘
亂
5
五、实验报告
1•整理实验数据、图表并对实验结果进行分析讨论。
2•总结组合逻辑电路的分析方法。
实验三触发器
（一）R—S,D,J—K
一、实验目的
1•熟悉并掌握R—S、D、J—K触发器的构成，工作原理和功能测试方法。
2•学会正确使用触发器集成芯片。
3•了解不同逻辑功能FF相互转换的方法。
二、实验仪器及材料
1•双踪示波器
2•器件
74LS00
二输入端四与非门
1片
74LS74
双D触发器
1片
74S112
双J—K触发器
1片
三、实验内容
1.基本R—SFF功能测试：
两个TTL与非门首尾相接构成的基本R—SFF的电路如图3.1所示。
（1）试按下面的顺序在Sd,Rd端加信号：
Sd=0Rd=1
Sd=1Rd=1
Sd=1Rd=0
Sd=1Rd=1
观察并记录FF的Q、Q端的状态，将结果填入下表3.1中.
«3.1
Sd
Rd
Q
Q
逻辑功能
0
1
1
1
1
0
0
0
2）Sd端接低电平，Rd端加脉冲。
（3）Sd端接高电平，Rd端加脉冲。
（4）令Sd=Rd，Rd端加脉冲。
记录并观察
（2）、（3）、（4）三种情况下，Q、Q端的状态。
从中你能否总结出基本R—SFF的Q或Q的状态改变和输入端Sd,Rd的关系。
（5）当Sd，Rd都接低电平时，观察Q，Q端的状态。
当Sd，Rd同时由低电平跳为高电平时，注意观察Q，Q端的状态，重复3—5次看Q、Q端的状态是否相同，以正确理解“不定”状态的含义。
2、维持一一阻塞型D触发器功能测试
双D型正边沿维持一一阻塞型触发器74LS74的逻辑符号如图3.2所示。
图中Sd，Rd端为异步置1端，置0端（或称异步置位，复位端）。
CP为时钟脉冲端。
试按下面步骤做实验：
图32DFF逻辑符号
（1）分别在Sd，Rd端加低电平，观察并记录Q，Q端的状态。
（吃）令Sd，Rd端为高电平，D端分别接高，低电平，用点动脉冲作为CP，观察并记录当CP为“Q”、f、1、J时Q状态的变化。
（3）当Sd=Rd=1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？
（4）令Sd=Rd=1，将D和Q端相连，CP加连续脉冲,用双踪示波器观察并记录Q相对于CP的波形。
表3.2
冷-Rd~
CP
D
Q11
0
1
X
X
0
1
1
0
V
V
0
X
X
1
1
1
0
0
—f
1
1
1
1
0
7
1
3•负边沿J—K触发器功能测试
双J—K负边沿触发器74LS112芯片的逻辑符号如图3.3所示。
自拟实验步骤，测试其功能，并将结果填入表3.3中。
—KQ——
Rdf
图33J—KFF逻辑符导
若令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q~CP波形，和DFF的D和Q端相连时观察到的Q端的波形相比较，有何异同点？
4•触发器功能转换
（1）将D触发器和J—K触发器转换成T'触发器，列出表达式，画出实验电路图。
（2）接入连续脉冲，观察各触发器CP及Q端波形。
（3）自拟实验数据表并填之。
表33
比一Qd~
CPJK广
01
XX5CX
10
XXXX
11
Z0X0
11
Z0X0
11
11
Z101
ZX11
四、实验报告
1.整理实验数据并填表。
2.写出实验内容3、4的实验步骤及表达式。
3.画出实验4的电路图及相应表格。
4.总结各类触发器特点。
实验四触发器
（二）三态输出触发器及锁存器
一、实验目的
1•掌握三态触发器和锁存器的功能及使用方法。
2•学会用三态触发器和锁存器构成的功能电路。
二、实验仪器及材料
1•双踪示波器一台
2.器件：
CD4043（三态输出四R—S触发器）一片
74LS75（四位D锁存器）一片
三、实验内容
1.锁存器功能及应用
图4.1为74LS75四D锁存器，每两个D锁存器由一个锁存信号G控制,当G为高电平时，输出端Q随输入端D信号的状态变化，当G由高变低时，Q锁存在G端由高变低前Q的电平上。
IQID2DG3-4VCC3D4D4Q
图4.1
（1）验证图4.1锁存器功能，并列出功能状态表。
（2）用74LS75组成数据锁存器
按图4.2接线，1D~4D接逻辑开关作为数据输入端，G1，2和G3，4接至U
起作为锁存选通信号ST,1Q~4Q分别接到发光二极管显示。
设：
逻辑电平H为“1”L为“0”
ST=1，输入0001,0011,0111,观察发光二极管显示。
ST=0,输入不同数据，观察输出变化。
10
4
——1~~I
2
3
—
—-T-L
9
7
12
10
11
14
1
15
_5
13
VSS
E
丄36ZBXT
电平
2D
15
B
31>
3Q
10
C
斗D
4Q
9
D
IDvcc1Q圧R
发光二极管
2．三态输出触发器功能及应用
4043为三态R—S触发器，其中包含有4个R—S触发器单元，输出端均用CMOS传输门对输出状态施加控制。
当传输门截止时，电路输出呈“三态”即高阻状态。
管脚排列见图4.3。
（1）三态输出R—S触发器功能测试验证R—S触发器功能，并列出功能表。
注意：
（a）不用的输入端必须接地，输出端可悬空。
（b）注意判别高阻状态，参考端为高阻状态时用万用表电压档测量电压为零，
用电阻档测量电阻为无穷大。
注意：
4043的R和EN端不能悬空，可接到逻辑开关上。
四、实验报告
1．总结三态输出触发器的特点。
2．整理并画出4043和74LS75的逻辑功能表。
实验五时序电路测试及研究
一、实验目的
1．掌握常用时序电路分析，设计及测试方法。
2．训练独立进行实验的技能。
二、实验仪器及材料
2．器件
1．双踪示波器
74LS175
四D触发器
1片
74LS10
三输入端三与非门
1片
74LS00
二端入端四与非门
1片
74LS73双J—K触发器
2片
三、实验内容
1．异步二进制记数器
1）按图5.1接线。
（2）
（2）由CP端输入单脉冲，测试并记录Qi~Q4端状态及波形。
2•异步二“一”十进制加法计数器
（1）按图5.2接线。
Qa、Qb、Qc、Qd4个输出端分别接发光二极管显示，CP端接连续脉冲或
单脉冲。
（2）在CP端输入连续脉冲，观察CP、QA、QB、QC及QD的波形。
（3）画出CP、QA、QB、QC及QD的波形。
图5.2
3•自循环移位寄存器一一环形计数器。
（1）按图5.3接线，将A、B、C、D置为1000，用单脉冲计数，记录
各触发器状态。
图接发光二极
C
接塢光二极管
改为连续脉冲计数，并将其中一个状态为“0”的触发器为“1”（模拟干扰信号
作用的结果）。
观察计数器能否正常工作。
分析原因。
（2）按图5.4接线，与非门用74LS10三输入端三门重复上述实验，对比实验结果，总结关于自启动的体会。
四、实验报告
1.画出实验内容要求的波形及记录表格。
2.总结时序电路特点。
实验六集成计数器寄存器
一、实验目的1．熟悉集成计数器逻辑功能和各控制端作用。
2．掌握计数器使用方法。
二、实验仪器及材料
1．双踪示波器
2片
1片。
2．器件74LS290十进制计数器
74LS00二输入端四与非门
三、实验内容及步骤
1．集成计数器74LS290功能测试。
74LS290是二一五一十进制异步计数器。
圉6174LS2P0逻辑團
1）
2）
逻辑简图为图6.1所示
74LS290具有下述功能：
直接置0（R0
（1）.R0
（2）=1）,直接置9（S9（i）.S9
（2）=1）
二进制计数（CP1输入Qa输出）
五进制计数（CP2输入QdQcQb输出）
十进制计数（两种接法如图6.2A、B所示）
按芯片引脚图分别测试上述功能，并列入表6.1、表6.2、表6.3中。
CP_cb氐QbQcQd
290
图&2十进制计数器
2•计数器分别用2片74LS290计算器级连成二一五混合进制、十进制计数器。
（1）画出连线电路图。
（2）按图接线，并将输出端接到发光二极管的相应输入端，用单脉作为输入脉冲验证是否正确。
（3）画出四位十进制计数器连接图并总结多级计数连规律。
表6.1功能表
Ro1Ros1Rs2
输出
HHLX
HHZL
XXHH
XLXL
LXLX
LXXL
XLLX
表6.2二一五混合进制
丽
0
Qa
Q»
Qc
Qt
L
2
J
4
§
6
7
I
9
壷&3+进制
计数
输出
0
Qd
Qc
Qb.
Qa
1
2
3
4
5
6
7
S
9
四、实验报告
1.整理实验内容和各实验数据。
2.画出实验内容1、2所要求的电路图及波形图。
3.总结计数器使用特点。
实验七译码器和数据选择器
、实验目的
熟悉集成译码器及数据选择器，了解集成译码器及数据选择器应用。
、实验仪器及材料
1•双踪示波器
2.器件74LS139
2—4线译码器
1片
74LS153
双4选1数据选择器
1片
74LS00
二输入端四与非门
1片
三、实验内容
1•译码器功能测试
74LS139译码器按7.1接线，按表7.1输入电平分别置位，填输出状态表
输入
输出
使能
选择
G
B
A
H
X
X
L
L
L
L
L
H
L
H
L
L
H
H
接电平显示
接电平开关
4
74LS139
_1£
1G
VCC
1A
2G
1B
2A
1Y0
2B
1Y1
2YB
IY2
2Y1
1Y3
2Y2
GND
2Y3
-L±
12
11
UL
9
1±
3
图7.1
2•译码器转换
将双2—4线译码器转换为3—8线译码器。
（1）画出转换电路图。
（2）接线并验证设计是否正确。
（3）设计并填写该3—8线译码器功能表，画出输入、输出波形。
3•数据选择器的测试及应用
（1）将双4选1数据选择器74LS153的输入接电平开关，测试其功能并填写功能表7.2。
（2）将脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器,
（3）
图7.2
参照图7.2接线。
4个输入端，将选择端置位，使输出端可分别观察到4种不同的频率脉冲
信号。
（3）分析上述实验结果并总结数据选择器作用。
四、实验报告
1.画出实验要求的波形图
2.画出实验内容2、3的接线图。
3•总结译码器和数据选择的使用体会。
表T2
选择端
数据输入端
输出控制
输出
BA
CoCiC3Ci
G
¥
XX
xxxx
H
LL
LXXX
L
LL
HXXX
L
LH
XLXX
L
LH
XHXX
L
HL
XXLX
L
HL
XXHX
L
HH
XXXL
L
HHL
XXXH
L
实验八波形产生及单稳触态发器
一、实验目的
1•熟悉多谐振荡器的电路特点及振荡频率估算方法。
2•掌握单稳态触发器的使用。
、实验仪器用材料
1•双踪示波器
2.元器件：
74LS00二输入端四与非门1片
CD4069六反相器1片
74LS04六反相器1片
电位器10KQ1只
三、实验内容
1•多谐振荡器
R1=（2~10）R2周期
（1）由CMOS门构成多谐振荡器，电路取值一般应满足
T~2.2R2C。
在学习机上按图8.1接成，并测试频率范围。
若C不变，要想输出1KHZ频率波形。
计算R2的值并验证，分析误差。
若要实现10KHZ~100KHZ频率范围，选用上述电路并自行设计参数，接线实验并测
CD4069
R3100
r-J
L->10K
Uc
R1
0lu
30K
图8.1
（2）由TTL门电路构成多谐振荡器
A、B、Vo各点波形并
按图8.2接线，用示波器测量频率变化范围。
观测记录。
74LS041
im2B3rrrJLA5rn.6errn®vo
100————
C
2•单稳态触发器
（1）用一片74LS00接成如图8.3所示电路，输入脉冲用上面实验中由CMOS门电路构成的多谐振荡所产生的脉冲。
（2）选三个频率（易于观察）记录A、B、C各点波形。
（3）若要改变输出波形宽度（例如增加）应如何改变电路参数？
用实验验证。
四、实验报告
1•整理实验数据及波形。
2•画出振荡器与单稳态触发器联调实验电路图。
3•写出实验中各电路脉宽估算值，并与实验结果对照分析。
—|—1UT
a8.3
实验九555时基电路
一、实验目的
1•掌握555时基电路的结构和工作原理，学会对比芯片的正确使用。
2•学会分析和测试用555电路构成的多谐振荡器，单稳态触发器，R-S触
发器等三种典型电路。
二、实验仪器及材料
1.示波器
2.器件：
NE556双时基电路1片；
二极管IN41482片
电位器22K,1K,2只；
电阻、电容若干
三、实验内容
1.555时基电路功能测试
本实验所用的555时基电路片为NE556，同一芯片上集成了各自独立的555时
基电路，图中各管脚的功能简述如下：
TH高电平触发端：
当TH端电平大于2/3VcC输出端OUT呈低电平。
DIS端导通。
TR低电平触发端：
当TR端电平小于1/3Vcc时。
OUT端呈现高电平。
DIS端关断。
R复位端：
R=0,OUT端输出低电平。
DIS端导通。
VC控制电压端：
VC接不同的电压值可以改变TH,TR的触发电平值。
DIS放电端：
其导通或关断为RC回路提供了放电或充电的通路。
OUT输
出端：
表91
TH
TR.
R
OUT
DIS
X
X
L
L
导通
>26VCc
>lOTcr
H
L
导通
<26Vcc
>2/3Vcc
H
原状态
原状态
<2口％
<1/3VCC
H
H
关斷
芯片的功能如表9.1所示。
管脚如图9.1所示。
功能简图如图9.2所示。
（1）按图9.3接线，可调电压取自电位器分压器。
（2）按表9.1逐项测试其功能并记录。
2.555时基电路构成的多谐振荡器电路如图9.4所示
DIS1LL
UJVcc
TH1Q
.31Z-IS2
升级会员 