数字电子钟逻辑电路设计报告.docx

数字电子钟逻辑电路设计报告.docx

《数字电子钟逻辑电路设计报告.docx》由会员分享，可在线阅读，更多相关《数字电子钟逻辑电路设计报告.docx（21页珍藏版）》请在冰点文库上搜索。

数字电子钟逻辑电路设计报告

《数字电路》课程设计

设

计

报

告

题目：

数字电子钟逻辑电路设计

班级:

电子工程

姓名:

XXXXXXXXXXXXXXXX

指导教师:

XXXXXXX

2012年12月

摘要

在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计数字电子钟逻辑电路。

数字钟是一个将“周”、“时”、“分”、“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为6日23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。

其主干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。

关键词分频计数译码校时报时

数字电子钟逻辑电路设计

一、设计目的

数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。

小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。

通过设计与实验调试，了解数字电子钟逻辑电路设计的方法，进一步理解设计方案与设计理念，扩展设计思路与视野。

数字电子钟的电路组成方框图如图1.1所示。

图1.1数字电子钟框图

由图1.1可见，数字电子钟由以下几部分组成：

石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。

二、设计任务和要求

用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：

1.由晶振电路产生1Hz标准秒信号。

2.秒、分为00～59六十进制计数器。

3.时为00～23二十四进制计数器。

4.周显示从1～日为七进制计数器。

5.可手动校时：

能分别进行秒、分、时、日的校时。

只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。

6.整点报时。

整点报时电路要求在每个整点前呜叫五次低音（500Hz），整点时再呜叫一次高音（1000Hz）。

注：

不能借助单片机或专用芯片！

三、总体方案选择的论证

实现数字电子钟显示时间的方案有多种，如：

（1）用继电器改变运算放大器的反馈网络；

（2）用模拟开关来控制运算放大器的反馈网络；

（3）用数模转换器（D/A）的电阻网络来改变增益。

方案对比：

方案一：

本次设计考虑到使实验器材尽量可以在市场上及时的买到以及节省不必要的实验器材，最终考虑使用方案二模拟开关来控制运算放大器的反馈网络来实现实现程控放大器。

方案框图如下：

方案二：

●简要原理：

用模拟开关来控制运算放大器的反馈网络来设计程控放大器。

通过对微动开关的闭合和断开，由CC4051模拟开关控制输出的电阻，作为三运放构成的数据放大器的电阻Rg，构成程控放大器，改变Rg的值可以对输入的信号进行相应的放大。

●优缺点：

优点：

该种方案的电路相对于其他两种方案的电路来说，电路结构较为简单，原理容易理解，使用器件较少，而且使用起来也十分方便。

缺点：

如果电路器件选择不当，可能造成电路无法达到设计的要求，即增益无法达到60dB或者当增益为40dB时，－3dB带宽≥40kHz。

●所选方案的理由：

电路简单，使用器件少，可在实验室内操作，焊接起来较为方便，调试较为简单，符合课程设计的原则。

使用方案框图：

4、单元电路的设计

1、单元电路的设计

根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。

1）秒脉冲信号电路的设计：

如上图所示，使用晶体振荡器发出的脉冲进过整形分频并通过Q14端输出后（此时输出2Hz信号）再次经D触发器分频来获得1Hz的秒脉冲信号。

（2.电子钟主体计数电路设计：

秒分时日计数单元输出均为8421BCD码，采用了74LS161来实现计数单元的计数功能，74LS161可以进行置数和清零。

A、秒、分60进制电路设计

秒、分60进制计数器都是显示00-59数字信号，如上图所示，从左到右依次为低位、高位片，低位为0-9十进制计数器，高位为0-5六进制计数器。

秒分计数器的低位计数单元为10进制计数器，无需进行进制转换，当Q3Q2Q1Q0变成1001时，通过与非门把它的送数端置0，则计数器跳过1010状态，下一时刻又从0000开始，如此重复。

秒分计数器的高位计数单元为6进制计数器，当Q3Q2Q1Q0变成0110时，通过与非门把它的清零端置0，计数器被置0，跳过了0110——1111状态，又从0000状态开始，如此重复。

低位和高位计数器级联便可以实现60进制计数器的功能，秒计数器低位的Q3取非后为高位输出时钟信号，而高位的Q2取非后为分计数器的低位输出时钟信号。

同理，分计数器低位Q3取非为高位提供时钟信号，高位Q2取非后提供给时计数器时钟信号。

B、时24进制电路设计

时24进制计数器显示00-23数字信号，如上图所示，从左到右依次为低位、高位片，低位为0-9十进制计数器，高位为0-3四进制计数器。

时计数器的低位计数单元为10进制计数器，无需进行进制转换，当Q3Q2Q1Q0变成1001时，通过与非门把它的送数端置0，则计数器跳过1010状态，下一时刻又从0000开始，如此重复。

时计数器的高位计数单元为4进制计数器，当Q3Q2Q1Q0变成0100时，通过与非门把它的清零端置0，计数器被置0，跳过了0101——1010状态，又从0000状态开始，如此重复

低位和高位计数器级联便可以实现24进制计数器的功能，分计数器低位的Q3取非后为高位输出时钟信号，而高位的Q1取非后为日计数器输出时钟信号。

但是，此时的级联并不能实现00-23的输出，相反，它是40进制，此时需要将低位的Q2和高位的Q1进行与非，同时将高位和低位清零，从而实现24进制。

B、日7进制电路设计

日7进制计数器显示0-6数字信号，如上图所示。

日计数器需要进行10进制到7进制的进制转换，当Q3Q2Q1Q0变成0110时，通过与非门把它的送数端置0，则计数器跳过0111-1010状态，下一时刻又从0000开始，如此重复，从而实现7进制的转换。

3、译码显示电路设计

本设计使用CD4511共阴极数码驱动芯片对数码管进行驱动，根据数码管驱动功能表：

设计了如下的译码驱动电路：

A、

上图为时分秒电路译码显示。

B、

上图为日显示译码部分电路。

只需要将CD4511的D0-3端与对应的计数器Q0-3端口连接即可。

4、校时电路设计

在数字电子钟开机时，由于时分秒日均为任意值，为了显示正确，就需要进行调整，将时间显示校正为正确的时间。

并且此次设计要求要对时分秒日4部分可进行单独校正，由于电路输入秒脉冲信号为1Hz，校正速度较慢，所以引入了更高频率的脉冲信号进入电路中（只需要引入CD4060的不同输出端输出信号即可），进行手动校正。

上图为日计数部分手动校正电路，时分秒部分同理。

5、整点报时电路设计

要求:

当计数到整点前6秒时，电路开始准备报时。

如上图所示，当分计时到59时，将分触发器QH（左）置1，而等到秒计数器到54时，将秒触发器Q1（右）置1，然后通过Q1和QH相与之后再和1S标准信号相与而去控制低音喇叭鸣叫，直到59秒时产生一个复位信号，使Q1清零，停止低音鸣叫，同时59秒信号取反与QH相与后控制高音喇叭鸣叫。

当计时到分，秒从59：

59-00：

00时，鸣叫结束，完成整点报时。

附：

鸣叫电路设计

鸣叫电路由高低两种频率通过或门去驱动一个三极管，从而带动喇叭鸣叫。

1Hz和500Hz从晶振分频器近似获得，CD4060分频器的输出端Q5和Q6的输出频率分别为1024Hz和512Hz。

电路设计如下图所示：

2、绘出总体电路图（详见附录一）

四、电路的组装与调试

1、使用主要仪器、仪表。

应列出名称、型号、生产厂家和生产日期等；

数字电路实验箱

数字万用表

2、实物调试过程：

七、所用元器件的编号列表

序号

符号与编号

名称

数量

规格说明

1

无

万用电路板

2

2

Y

32768Hz晶振

1

3

U4060

CD4060

1

集成电路

4

U74

74HC74

1

集成电路

5

U

（1）-U（7）

74HC161

7

集成电路

6

U01-U06

CD4511

7

集成电路

7

YF11-YF41

74HC00

2

集成电路

8

F1

74HC04

2

集成电路

9

YF1-3

74LS20

1

集成电路

10

C1,C2

20P电容

2

11

R

20M欧电阻

1

12

U2,U3，U4

两位LED共阴显示器

3

0.56英寸，18个引脚的

13

U1

单位LED共阴显示器

1

0.56英寸，10个引脚的

14

无

16脚管座

15

DIP封装

15

无

14脚管座

5

DIP封装

16

S1-S7

一常开一常闭按键

7

不带自锁的

17

无

导线

　若干

18

无

面包板

3

19

无

硬导线

若干

20

B

蜂鸣器

1

21

Q

三极管8050

1

22

R1

电阻1k

1

23

Y1-Y5

74LS08

2

集成电路

24

H

74LS32

1

集成电路

附一：

CD4060

（1）功能概述。

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。

所有的计数器位均为主从触发器。

在CP1（和CP0）的下降沿计数器以二进制进行计数。

在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。

（2）电气参数。

RemendedOperatingConditions建议操作条件：

SupplyVoltage电源电压（VDD）

+3Vto+15V

InputVoltage输入电压（VIN）

0VtoVDD

OperatingTemperatureRange工作温度X围（TA）

-40℃to+85℃

（3）管脚图。

附二：

74HC74

（1）功能概述：

74HC74是一个高速硅栅CMOS器件，其引脚与低功耗肖特基TTL兼容（输入通道）。

该74HC74是双正边沿触发，D型触发器与（D）输入，时钟（CP）的输入个人资料，集（SD）和复位（RD）的投入;也互补Q和Q输出。

设定和复位是异步积极投入低并能独立工作的时钟输入。

信息输入的数据传送到Q输出的低到高的时钟脉冲过渡。

D的投入必须是稳定的一个设定时间之前低到高时钟转换为可预知的操作。

施密特触发器的时钟输入操作，使电路高度耐慢时钟上升和下降时间

（2）

电气参数

（3）管脚图

附三：

74HC161

（1）功能概述。

74HC161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。

一片74HC161可以组成16进制以下的任意进制分频器。

（2）电气参数。

（3）管脚图。

附四：

CD4511

（1）功能概述。

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。

可直接驱动LED显示器。

（2）电气参数。

（3）管脚图。

附五：

74HC00

（1）功能概述。

（2）电气参数。

（3）管脚图。

附六：

74HC04

（1）功能概述。

（2）电气参数。

（3）管脚图。

附七：

74HC08

（1）功能概述

（2）电气参数

（3）管脚图

附八：

74HC32

（1）功能概述

（2）电气参数

（3）管脚图

附九：

74HC20

（1）功能概述

（2）电气参数

（3）管脚图

七、设计收获体会：

通过本实验的关于程控放大器工作原理分析及其设计安装与调试，加深了我对程控放大器工作原理的理解，同时对线性电子线路的理论与实践应用知识有了新的认识，并且提高基本的实验技能与试验分析技巧，提高运用理论知识解决实际问题的能力。

在实验过程中，通过选取元件、确定电路形式、以及计算等等，提高我的实践动手操作能力，同时通过调试来发现自己的错误并分析及排除这些故障。

八、致谢

九、参考文献

1、阎石，数字电子技术基础（第五版），高等教育，2006年5月第五版

2、XX百科：

baike.baidu.

3、21IC电子网：

.21icsearch.