开关电源中高频磁性元件的设计.docx

开关电源中高频磁性元件的设计.docx

《开关电源中高频磁性元件的设计.docx》由会员分享，可在线阅读，更多相关《开关电源中高频磁性元件的设计.docx（28页珍藏版）》请在冰点文库上搜索。

开关电源中高频磁性元件的设计

很多电源工程师对开关电源中高频磁性元件的设计存在错误的概念，其设计出来的高频磁性元件不能满足应用场合的要求，影响了研发的进度和项目的按期完成。

基于开关电源及高频磁性元件设计经验，对一些概念性错误进行了辨析，希望能给大家提供借鉴，顺利完成高频磁性元件的设计以及整个项目的研制。

关键词：

开关电源；高频磁性元件；错误概念1  引言  开关电源中高频磁性元件的设计对于电路的正常工作和各项性能指标的实现非常关键。

加之高频磁性元件设计包括很多细节知识点，而这些细节内容很难被一本或几本所谓的“设计大全”一一罗列清楚[1－3]。

为了优化设计高频磁性元件，必须根据应用场合，综合考虑多个设计变量，反复计算调整。

正由于此，高频磁性元件设计一直是令初涉电源领域的设计人员头疼的难题，乃至是困扰有多年工作经验的电源工程师的问题。

  很多文献及相关技术资料给出的磁性元件设计方法或公式往往直接忽略了某些设计变量的影响，作了假设简化后得出一套公式；或者并未交代清楚公式的应用条件，甚至有些文献所传达的信息本身就不正确。

很多电源设计者并没有意识到这一点，直接套用设计手册中的公式，或把设计手册中某些话断章取义，尊为“设计纲领”，而没有进行透彻的分析和思考，以及实验的验证。

其结果往往是设计出来的高频磁性元件不能满足应用场合的要求，影响了研发的进度和项目的按期完成。

  为了使电源设计者在设计过程中，避免犯同样的错误，为此，我们针对在学习和研发中遇到的一些概念性的问题进行了总结，希望能给大家提供一个借鉴。

2  一些错误概念的辨析  这里以小标题形式给出开关电源高频磁性元件设计中8种常见的错误概念，并加以详细的辨析。

  1）填满磁芯窗口——优化的设计  很多电源设计人员认为在高频磁性元件设计中，填满磁芯窗口可以获得最优设计，其实不然。

在多例高频变压器和电感的设计中，我们可以发现多增加一层或几层绕组，或采用更大线径的漆包线，不但不能获得优化的效果，反而会因为绕线中的邻近效应而增大绕组总损耗。

因此在高频磁性元件设计中，即使绕线没把铁芯窗口绕满，只绕满了窗口面积的25％，也没有关系。

不必非得想法设法填满整个窗口面积。

  这种错误概念主要是受工频磁性元件设计的影响。

在工频变压器设计中，强调铁芯和绕组的整体性，因而不希望铁芯与绕组中间有间隙，一般都设计成绕组填满整个窗口，从而保证其机械稳定性。

但高频磁性元件设计并没有这个要求。

  2）“铁损=铜损”——优化的变压器设计  很多电源设计者，甚至在很多磁性元件设计参考书中都把“铁损=铜损”列为高频变压器优化设计的标准之一，其实不然。

在高频变压器的设计中，铁损和铜损可以相差较大，有时两者差别甚至可以达到一个数量级之大，但这并不代表该高频变压器设计不好[4]。

  这种错误概念也是受工频变压器设计的影响。

工频变压器往往因为绕组匝数较多，所占面积较大，因而从热稳定、热均匀角度出发，得出“铁损=铜损”这一经验设计规则。

但对于高频变压器，采用非常细的漆包线作为绕组，这一经验法则并不成立。

在开关电源高频变压器设计中，确定优化设计有很多因素，而“铁损=铜损”其实是最少受关注的一个方面。

  3）漏感=1％的磁化电感  很多电源设计者在设计好磁性元件后，把相关的技术要求提交给变压器制作厂家时，往往要对漏感大小要求进行说明。

在很多技术单上，标注着“漏感=1％的磁化电感”或“漏感<2％的磁化电感”等类似的技术要求。

其实这种写法或设计标准很不专业。

电源设计者应当根据电路正常工作要求,对所能接受的漏感值作一个数值限制。

在制作变压器的过程中，应在不使变压器的其它参数（如匝间电容等）变差的情况下尽可能地减小漏感值，而非给出漏感与磁化电感的比例关系作为技术要求。

因为漏感与磁化电感的关系随变压器有无气隙变化很大。

无气隙时，漏感可能小于磁化电感的0.1％,而在有气隙时，即使变压器绕组耦合得很紧密，漏感与磁化电感的比例关系却可能达到10％[5]。

  因此，不要把漏感与磁化电感的比例关系作为变压器设计指标提供给磁性元件生产商。

否则，这将表明你不理解漏感知识或并不真正关心实际的漏感值。

正确的做法是规定清楚可以接受的漏感绝对数值，当然可以加上或减去一定的比例，这个比例的典型值为20％。

  4）漏感与磁芯磁导率有关系  有些电源设计者认为，给绕组加上磁芯，会使绕组耦合更紧密，可降低绕组间的漏感；也有些电源设计者认为，绕组加上磁芯后，磁芯会与绕组间的场相互耦合，可增加漏感量。

  而事实是，在开关电源设计中，两个同轴绕组变压器的漏感与有无磁芯存在并无关系。

这一结果可能令人无法理解，这是因为，一种相对磁导率为几千的材料靠近线圈后，对漏感的影响很小。

通过几百组变压器的实测结果表明，有无磁芯存在，漏感变化值基本上不会超过10％，很多变化只有2％左右。

  5）变压器绕组电流密度的优化值为2A/mm2～3.1A/mm2  很多电源设计者在设计高频磁性元件时，往往把绕组中的电流密度大小视为优化设计的标准。

其实优化设计与绕组电流密度大小并没有关系。

真正有关系的是绕组中有多少损耗，以及散热措施是否足够保证温升在允许的范围之内。

  我们可以设想一下开关电源中散热措施的两种极限情况。

当散热分别采用液浸和真空时，绕线中相应的电流密度会相差较大。

  在开关电源的实际研制中，我们并不关心电流密度是多大，而关心的只是线包有多热？

温升是否可以接受？

  这种错误概念，是设计人员为了避免繁琐的反复试算，而人为所加的限制，来简化变量数，从而简化计算过程，但这一简化并未说明应用条件。

  6）原边绕组损耗=副边绕组损耗”——优化的变压器设计  很多电源设计者认为优化的变压器设计对应着变压器的原边绕组损耗与副边绕组损耗相等。

甚至在很多磁性元件的设计书中也把此作为一个优化设计的标准。

其实这并非什么优化设计的标准。

在某些情况下变压器的铁损和铜损可能相近。

但如果原边绕组损耗与副边绕组损耗相差较大也没有多大关系。

必须再次强调的是，对于高频磁性元件设计我们所关心的是在所使用的散热方式下，绕组有多热？

原边绕组损耗=副边绕组损耗只是工频变压器设计的一种经验规则。

  7）绕组直径小于穿透深度——高频损耗就会很小  绕组直径小于穿透深度并不能代表就没有很大的高频损耗。

如果变压器绕组中有很多层，即使绕线采用线径比穿透深度细得多的漆包线，也可能会因为有很强的邻近效应而产生很大的高频损耗。

因此在考虑绕组损耗时，不能仅仅从漆包线的粗细来判断损耗大小，要综合考虑整个绕组结构的安排，包括绕组绕制方式、绕组层数、绕线粗细等。

  8）正激式电路中变压器的开路谐振频率必须比开关频率高得多  很多电源设计人员在设计和检测变压器时认为变压器的开路谐振频率必须比变换器的开关频率高得多。

其实不然，变压器的开路谐振频率与开关频率的大小并无关系。

我们可以设想一下极限情况：

对于理想磁芯，其电感量无穷大，但也会有一个相对很小的匝间电容，其谐振频率近似为零，比开关频率小得多。

  真正与电路有关系的是变压器的短路谐振频率。

一般情况下，变压器的短路谐振频率都应当在开关频率的两个数量级以上。

3  结语  为了使电源设计者在电源设计过程中，少犯同样的错误，就我们在开关电源的研发中遇到的一些与高频磁性元件设计相关的概念性问题进行了总结，希望能起到抛砖引玉的作用

 摘 要:

当更高速度的技术在理论上为更高速度的系统提供的可能性变为现实时,必须特别小心。

由此从电源分配系统及其影响、传输线及其相关的设计准则、串扰及其消除、电磁干扰四个方面详细讨论了高速印刷电路板（PCB）的设计技术。

   关键词：

PCB；电源分配；信号传输线；串扰；EMI

   随着微电子技术和IT产业的发展,速度已成为许多系统设计中最重要的因素。

从几百兆赫到几千兆赫的处理器已经非常普及,将来会有更高速度的器件出现,以满足人们对诸如图形、音频、视频等大量数据处理的需求。

   对于高速系统的设计,无论是数字电路还是模拟电路,不仅需要高速的器件,更需要设计人员的智慧和严谨的设计方案。

在高速系统中,噪声的产生是一个最值得关注的焦点。

高频信号会由于辐射而产生干扰,高速变化的信号会导致振铃、反射以及串扰等,如果不加抑制,这些噪声会严重降低系统的性能。

   本文将从电源分配系统及其影响、传输线及其相关的设计准则、串扰及其消除、电磁干扰四个方面讨论高速PCB板的设计技术。

1电源分配

   高速系统板设计中要考虑的首要问题就是电源分配网络。

电源分配网络必须为低噪声电路板上的各部分电路提供一个低噪声的电源,包括VCC和地。

同时,电源分配网络还要为电路板上所有接收的信号提供一个信号回路。

1.1电源分配方式及阻抗

   对于一个理想电压源,其阻抗为零,这个零阻抗保证了负载端的电压与电源端的电压相等。

因为噪声源的源阻抗相对于电压源的零阻抗为无穷大,所有的噪声被吸收。

但是,对于一个实际电源,它具有一定的阻抗,且阻抗分布于整个电源网络中,从而使噪声叠加在电源上。

为此,电源分配网络设计的主要目标就是尽可能减小网络中的阻抗。

目前,有总线式和电源层式两种电源网络分配形式。

   总线系统是由一组具有电路板所需的不同电压级别的电源线组成,每种电压级别所需的线路数目根据系统的不同而不同。

电源层系统则是由多个涂满金属的层（或者层的部分）组成的,每个不同电压级别需要一个单独的层。

   在总线式的电源分配方案中,电源总线与信号线在同一层中,为了给所有的器件提供电源,并给信号线留出空间,电源线总是趋于长且窄的带状。

这就相当于电源线上串了一个电阻,尽管这个电阻很小,但其影响却很大。

例如,在一个只有20个器件的小电路板上,若每个器件的吸收电流为200mA,那么总电流将为4A。

此时,若电源总线的电阻为0.125Ω,也会产生0.5V的压降,从而使得电源总线末端的器件得到的电压只有4.5V。

   对于电源层式分配方案,由于电源是通过整个金属层来分配,其电源阻抗很小,所以电源噪声也比总线式小得多。

1.2线路噪声的滤出

   仅靠电源层并不能消除电源的线路噪声,由于不论采用何种电源分配方案,整个系统都会产生足以导致发生问题的噪声,所以,额外的滤波（通常利用去耦电容完成）措施是必需的。

一般,应在电路板的电源接入端放置一个1～10μF的电容,滤除低频噪声;在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容,滤除高频噪声。

   滤波的目的是滤除叠加在电源供应中的交流成分,似乎电容越大越好,但实际并非如此,这是因为实际电容并不具有理想电容的所有特性。

实际电容存在寄生成分,这是构造电容器极板和引线时所形成的,而这些寄生成份可等效为串联在电容电路上的电阻与电感,通常称之为等效串联电阻（ESR）和等效串联电感（ESL）。

这样,电容实际上就是一个串联谐振电路,其谐振频率为

频率小于fR时呈现为电容,频率大于fR时呈现为电感。

所以,电容器更像是一个带阻滤波器,而不是一个低通滤波器。

   电容的ESL和ESR是由电容的构造和所用介质材料决定的,与电容容量无关。

对于高频的抑制能力并不会因为更换大容量的同类型电容而增强。

更大容量的同类型电容器的阻抗在频率低于fR时,比小容量电容器的阻抗小。

但是,当频率大于fR时,ESL决定了二者的阻抗没有差别。

可见,为了改进高频滤波特性,必须使用具有较低ESL的电容器。

任何一种电容器的有效频率范围是有限的,而对于一个系统,既有低频噪声,又有高频噪声,所以,通常要用不同类型的电容并联来达到更宽的有效频率范围。

   去耦电容在板上的放置位置也很关键,它直接影响高频滤波的有效性。

一般的放置方法如图1（a）所示,这样做只是方便布线,并不能提供最有效的高频滤波特性。

为了得到更好的高频特性,应采用图1（b）所示的放置方法,在该方法中最好使用贴片电容并放置在器件的另一面。

1.3电源分配时应考虑的线路板设计规则

   首先应注意板上的通孔,包括插件、器件和过孔等。

通孔使得电源层上需要刻蚀开口给通孔留出空间,而有些多管脚元件会导致电源层上出现大的开口,就可能会引发较大的噪声。

其次,要有足够多的地线。

最好每一个信号均有自己独立的回路,而且信号与回路的环路面积应尽可能小,也就是说,信号与回路要并行。

第三,模拟电路与数字电路的供电电源要分开。

高速模拟器件一般对数字噪声很敏感,所以二者的电源要分开,在电源的入口处接在一起。

但有些器件,如DAC或ADC,其信号跨越模拟和数字两部分,这时可在信号跨越处放置一条回路以减小环路面积。

第四,避免分开的电源在不同的层之间重叠。

如果电源层交叠,电路就会有交叠的可能,会损害电路的分离性,使得噪声很容易通过寄生电容耦合过去。

第五,隔离敏感器件。

有些器件对干扰特别敏感,如锁相环电路,需要较好的隔离。

为此,应在电源层上刻蚀一个U形隔离槽,将敏感器件置于其中,这样,外部噪声只能沿着U形槽走,避免靠近敏感器件。

第六,使电源总线靠近信号线。

有时设计者需要使用双层板,这就不得不采用总线式供电方案,即使如此,将电源总线靠近信号线也同样能够减小回路的尺寸。

地线总线应该跟随着板子另一面的最敏感的那条信号线,这样就可最小化信号环路面积,从而减小噪声。

2信号传输线

   阻抗为常数的信号线叫阻抗受控线,它为电路板上的信号传输提供最好的媒介。

然而,当信号延迟时间远大于信号跳变时间时,信号线必须当作传输线。

一个没有合适端接的传输线容易产生反射,导致信号的失真,在负载端产生振铃,使系统速度变慢或时序错乱。

阻抗受控线的模型如图2所示。

   电感L0和电容C0均匀地分布在线上,从这个模型可以得到两个重要的参数:

阻抗Z0和传输延迟时间tPD0。

在一个无损的信号线上,Z0是一个交流阻抗,对于驱动电路来说,它是一个纯电阻,单位是欧姆,并且

传输延迟时间同样也取决于L0和C0,单位为时间单位／单位长度,且:

2.1传输线的阻抗计算

   在PCB设计中,有带状线和微波线两种传输线。

带状线是指信号线夹在两个电源层之间,理论上它能最好地传输信号,因为它两边都有电源层的屏蔽,但它不利于信号线的测试。

微波线的信号线在外层,地层在信号线的另一边,这样就易于测试。

   L0、C0、Z0和tPD0是由信号线的物理特性和电路板介质特性决定的,对于带状线:

对于微波线:

其中,εR是电路板介质的相对介电常数。

   上述传输线阻抗的计算是针对在传输线末端接集总负载的情况,如果负载分布于传输线上时,就改变了传输线的特征参数阻抗Z0和传输延迟时间tPD0。

改变后的阻抗Z和传输延迟时间tPD可由Z0、tPD0和负载电容CL得出:

2.2反射及其消除

   从信号源到负载的最大能量传输要求负载阻抗等于源阻抗,如果两者不相等,那么信号的一部分能量被负载吸收,一部分被反射回信号源,信号源就会产生相应的变化去补偿输出。

这样,负载端的信号波就可以当作反射波与信号源的输出叠加。

反射波取决于线阻抗与负载阻抗的失配情况及信号跳变时间tR与传输延迟时间tPD的比率。

   如果跳变时间远大于传输延迟时间,反射对信号只引起小小的扰动,在负载端表现为小小的过冲。

如果传输延迟时间足够大,当反射信号返回信号源时,信号源的输出已经改变了许多,这样,信号源就得作出较大的变化去补偿输出,而负载端又反射变化后的信号,从而产生振铃现象。

   传输线上反射信号的大小取决于传输线阻抗Z0与负载阻抗ZL的差别。

反射信号与原信号的比值,称为反射系数KR,且

也就是说,负载开路或短路时,信号全部反射回去。

短路时反射回去的信号是反向的。

   对于大多数系统来说,需要一种技术来消除反射,这种技术就是端接。

端接方法有并联端接和串联端接两种。

前者是指在负载端并联一个电阻使负载阻抗ZL减小到Z0,以消除第一次反射;后者是指在负载端串联一个电阻使源阻抗ZS增加到Z0,以消除第二次反射。

通常一个非常匹配的端接是不可能的,因为驱动器的高电平输出阻抗和低电平输出阻抗有差别,从而使得端接电阻的选择很困难,不可能有一个对两种情况都很理想的端接电阻,具体设计时必须折衷选择。

2.3传输线的布线规则

   合适的端接将保证信号的抗干扰性能,但是不适当的布线仍会导致较大的噪声,因此,为了增强电路板的性能,具体布线时应遵循:

①避免传输线的阻抗不连续性。

阻抗的不连续点就是传输线的突变点,它将产生信号的反射。

布线时不要使走线成直角;尽可能少用过孔;避免外层的信号通过内层以及内层的信号通过外层。

②避免采用桩线,因为桩线也是噪声源,而应改为两条走线,并在两条线的末端都作端接,如图3所示。

3 串扰及其消除

   串扰是信号线之间不希望有的耦合,有容性串扰和感性串扰两种。

容性串扰就是信号线间的容性耦合,当信号线在一定程度上靠得比较近时就会发生。

感性串扰可以想象为信号在一个不希望有的寄生变压器初次级之间的耦合,变压器绕组就是电路板上信号的电流环路,这个环路可能是人为造成的,也可能是信号的自然回路形成的。

感性串扰的大小取决于两个环路的靠近程度和环路面积的大小以及所影响的负载的阻抗。

   对于串扰的消除可以采用以下措施:

对串扰敏感的信号线进行适当的端接;增大信号线之间的距离以减小容性串扰;在相邻信号线之间插入地线也可减小容性串扰,但这根地线需要每隔1／4λ（λ为信号线上信号的最高频率的波长）加一个过孔接到地层;对于感性串扰,应尽可能减小环路面积,若允许,就消除这个环路;避免信号共用回路。

4电磁干扰（EMI）及其消除

   随着电路速度的提高,EMI就会变得越来越严重。

减小EMI的途径多种多样,下面主要从电流环路的消除、滤波和器件的速度三个方面作一简要介绍。

   在所有的设计中,环路是不可避免的。

环路相当于一个天线,因此最小化环路引起的EMI问题,就是要减少环路的数量和环路的天线效应,避免产生人为的环路并尽量减小环路的面积。

确保信号在任意的两点上只有唯一一条回路路径,可以避免人为环路;尽可能利用电源地层,可以保证信号的自然回路与信号的环路面积最小,但在电源地层的使用中,应注意信号回路不能被阻塞。

   滤波是减小电源线上EMI的常用方法,有时也可用于信号线上。

但对信号线的滤波是仅当其它方法无法消除信号噪声时才采用的措施。

滤波通常有去耦电容、EMI滤波器和磁性元件三种方法。

去耦电容在前文中已作过叙述;EMI滤波器是商业性的器件,种类很多,应用在不同频率范围的都有;磁性元件是由铁磁材料构成的,主要用于抑制高频噪声。

   在给定的频率范围内,器件产生的能量越少,辐射的噪声就越小。

对于高速器件,其跳变时间更短,这意味着它在高频范围内有更多的能量,也就是说会产生更多的噪声。

因此,在系统设计中,器件的选择很重要。

如果系统要求的速度很高,那么就必须用速度足够高的器件,为此可能需要做出额外的努力以满足EMI。

但是如果更低速度的器件可以满足系统的要求,那就没有必要用更高速的器件。

5结束语

   当更高速度的技术在理论上为更高速度的系统提供的可能性变为现实时,必须特别小心。

本文从电源与地线的统一和稳定、合理的布线与消除反射的适当端接、串扰的消除、EMI要求的满足等几个方面详细讨论了高速印刷电路板的设计技术,以供同行参考。

pcb設計規範

[u]SampleText[/u]

PCB工艺设计规范

1.目的

规范产品的PCB工艺设计，规定PCB工艺设计的相关参数，使得PCB的设计满足可生产

性、可测试性、安规、EMC、EMI等的技术规范要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。

2.适用范围

本规范适用于所有电了产品的PCB工艺设计，运用于但不限于PCB的设计、PCB投板工

艺审查、单板工艺审查等活动。

本规范之前的相关标准、规范的内容如与本规范的规定相抵触的，以本规范为准。

3.定义

导通孔（via）：

一种用于内层连接的金属化孔，但其中并不用于插入元件引线或其它增强

材料。

盲孔（Blindvia）：

从印制板内仅延展到一个表层的导通孔。

埋孔（Buriedvia）：

未延伸到印制板表面的一种导通孔。

过孔（Throughvia）：

从印制板的一个表层延展到另一个表层的导通孔。

元件孔（Componenthole）：

用于元件端子固定于印制板及导电图形电气联接的孔。

Standoff：

表面贴器件的本体底部到引脚底部的垂直距离。

4.引用/参考标准或资料

TS—S0902010001<<信息技术设备PCB安规设计规范>>

TS—SOE0199001<<电子设备的强迫风冷热设计规范>>

TS—SOE0199002<<电子设备的自然冷却热设计规范>>

IEC60194<<印制板设计、制造与组装术语与定义>>（PrintedCircuitBoarddesign

manufactureandassembly-termsanddefinitions）

IPC—A—600F<<印制板的验收条件>>（Acceptablyofprintedboard）

IEC60950

5.规范内容

5.1PCB板材要求

5.1.1确定PCB使用板材以及TG值

确定PCB所选用的板材，例如FR—4、铝基板、陶瓷基板、纸芯板等，若选用高TG值的

板材，应在文件中注明厚度公差。

5.1.2确定PCB的表面处理镀层

确定PCB铜箔的表面处理镀层，例如镀锡、镀镍金或OSP等，并在文件中注明。

Powermyworkroom

机密第2页2004-7-9

5.2热设计要求

5.2.1高热器件应考虑放于出风口或利于对流的位置

PCB在布局中考虑将高热器件放于出风口或利于对流的位置。

5.2.2较高的元件应考虑放于出风口，且不阻挡风路

5.2.3散热器的放置应考虑利于对流

5.2.4温度敏感器械件应考虑远离热源

对于自身温升高于30℃的热源，一般要求：

a．在风冷条件下，电解电容等温度敏感器件离热源距离要求大于或等于2.5mm；

b．自然冷条件下，电解电容等温度敏感器件离热源距离要求大于或等于4.0mm。

若因为空间的原因不能达到要求距离，则应通过温度测试保证温度敏感器件的温升在降额

范围内。

5.2.5大面积铜箔要求用隔热带与焊盘相连

为了保证透锡良好，在大面积铜箔上的元件的焊盘要求用隔热带与焊盘相连，对于需过5A

以上大电流的焊盘不能采用隔热焊盘，如图所示：

图1

5.2.6过回流焊的0805以及0805以下片式元件两端焊盘的散热对称性

为了避免器件过回流焊后出现偏位、立碑现象，地回流焊的0805以及0805以下片式元件

两端焊盘应保证散热对称性，焊盘与印制导线的连接部宽度不应大于0.3mm（对于不对称焊盘），

如图1所示。

5.2.7高热器件的安装方式及是否考虑带散热器

确定高热器件的安装方式易于操作和焊接，原则上当元器件的发热密度超过0.4W/cm3，单

靠元器件的引线腿及元器件本身不足充分散热，应采用散热网、汇流条等措施来提高过电流能

力，汇流条的支脚应采用多点连接，尽可能采用铆接后过波峰焊或直接过波峰焊接，以利于装

配、焊接；对于较长的汇流条的使用，应考虑过波峰时受热汇流条与PCB热膨胀系数不匹配造

成的PCB变形。

为了保证搪锡易于操作，锡道宽度应不大于等于2.0mm，锡道边缘间距大于1.5mm。

X≧5mm器件禁布区

图9

为了保证制成板过波峰焊或回流焊时，传送轨道的卡抓不碰到元件，元器件的外侧距板

边距离应大于或等于5mm，若达不到要求