fsk信号解调系统论文学士学位论文.docx

fsk信号解调系统论文学士学位论文.docx

《fsk信号解调系统论文学士学位论文.docx》由会员分享，可在线阅读，更多相关《fsk信号解调系统论文学士学位论文.docx（43页珍藏版）》请在冰点文库上搜索。

fsk信号解调系统论文学士学位论文

第1章绪论

1．1序言

锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，在无线电技术的各个领域得到了很广泛的应用。

最初锁相环路应用与电视接收机和垂直扫描的同步，从此，锁相环路得到了应用，刚开始由于技术上的复杂性以及较高的成本，锁相技术主要应用在航天方面。

现在，普遍应用锁相技术的主要有调制解调，频率合成，电视机彩色副载波提取，FM立体声解码等等，它之所以能够得到如此广泛的应用，是由其独特的优良性能所决定的。

它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在躁声中的信号；用高稳定的参考振荡器锁定，可提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。

它具有调制跟踪特性，可制成高性能的调制器和解调器。

本文设计的FSK解调系统就是选用锁相技术，基于现在锁相技术的应用的广泛，用此技术很贴近社会实际[2]。

1.2工程背景

目前的电话，闭路电视，电缆电视，近距离计算机网的数据交换和处理等都要求用基带传输系统，而基带系统都是通过电缆信道，其数字信号传送的距离不太远。

要实现远距离传输必须通过调制把基带信号的频谱变换到高频处之后，通过无线电信道或光纤信道传输，如微波中继通信，多路载波电话，数字通信，卫星通信等都是这一传输系统。

调制的信号发射传输之后，在接收的时候就要对已经调制过的信号进行解调，还原到低频率，信号调制解调的方法有许多，本文主要研究的是FSK信号的解调系统。

解调技术在现实社会中应用广泛。

研究的价值很高。

1.3主要技术指标

了解FSK的调制/解调原理，熟悉锁相技术，FSK 解调输入信号中F1=100KHZ,F2=50KHZ，正确设计FSK解调电路。

要求与FSK调制电路成系统，有实物形式。

第2章解调原理

2.1FSK信号

二进制频率键控时用数字基带信号的两种状态去控制载波的频率。

状态为1，载波频率为F1；状态为0，载波的频率为F2。

信号波形如图2-1所示：

图2-1

2.2FSK解调原理

在传统的频移键控信号的解调理论中,可分为两大类:

一类是相干方式解调;另一类是非相干方式解调.。

图2-2非相干解调图

图2-3相干解调图

相干数字解调接收质量最佳,但在其解调过程中恢复出具有精确频率和相位的相干信号较为困难,所需设备也较复杂.而采用非相干数字解调方法,可根据数字频移键控信号的特点,在接收端不需要相干信号,因而被广泛使用.，所以下面主要介绍几种非相干解调的方法。

常用的非相干解调方法有鉴频法，差分检波法，动态滤波法和零交点法等

1鉴频法

鉴频法是将频移键控信号的频率变化转化为幅度变化,然后通过幅度检波而得到基带信号.频移键控信号为u（t）,X0为其角频率,对u（t）求微分可得:

（1-1）

由式（1-1）看出,其包络是时间的函数,所以整流后得到的包络含有基带信息,它可复原成原信号.该法适用于模拟调频信号的解调,对频移键控信号,解调误码率较高.

2差分检波法

差分检波法的原理是将输入频移键控信号分两路同时加到平衡调制器上,其中一路经过S延迟（S=1/4f0）,在平衡调制器上这两个信号做乘积处理,经低通滤波器除去高频成分,可取出基带信号.差分检波法对信道延迟失真具有良好的补偿作用,但它受到S=1/4f0的限制及时延网络精确度的影响,不易精确实现.解调框图如图2-4

图2-4

设输入为vcmcos（ω0+Δω）t的FSK信号，它与延时τ后的信号vcmcos（ω0+Δω）（t-τ），在相乘器中相乘，即

经低通滤波器滤除倍频项，得输出为

取cosω0τ=0，得ω0τ=±π/2

若Δωτ＜＜1，则有

    由上可知，当满足cosω0τ=0且角频偏较小时，差分检波器输出电压V与角频偏ω呈线性关系，实现了鉴频。

3动态滤波法

利用动态滤波法解调数字频移键控信号的工作原理是输入信号分两路分别通过一对并联滤波器,这对滤波器分别谐振于f1和f2,f2=f1+k/Ts（k=1,2,,）.那么当码元频率为f1（或f2）时,在谐振于该频率的动态滤波器输出的波形将是一个线性增长的频率为f1（或f2）的振荡,而在另一个动态滤波器输出端包络成sinZ/Z形,对这两个输出进行包络检波,然后在每个码元的时间间隔内进行取样判决,可得到所需的检波波形.在实现动态滤波时,使本地动态滤波器的谐振频率与载频相同,从而对频率稳定度要求很高,这样才能实现高Q值的动态滤波.

4零交点法

零交点是信号的一个起伏过程越过零电平轴的交点,单位时间内信号经过零交点的次数可表征信号频率的高低,数字频移键控信号的过零点数随载频而异,在一定时间内检出的过零点数可以得到频率的差异,这就是零交点法的基本思想。

其解调原理图及波形如图2-5

图2-5

2.3FSK软件解调

FSK的解调方法除了硬件电路之外，也可以选用软件解调，下面就简单的介绍一种软件实现的方法。

算法描述

FSK的调制就是根据二进制信号产生对应的正弦波，而正弦波发生器通常有两种做法：

1．查表法，即查找正弦表来产生每个点的值，该算法的速度慢且占用比较多的存贮空间。

2.迭代法，即通过预设的初值通过迭代预算，计算出后来点的值.该算法对存贮空间的要求比较低，但对CPU资源的占用比较大。

用这一算法的软件设计解调系统，整个FSK的解调部分可大体分为四个部分：

输入同步、带通滤波、增益控制和解调判决。

这是一种比较新的解调算法，由于其比较新，许多地方还不是很理解，只能大体的对此算法做一些了解，了解了现在社会上的比较先进的关于信号解调的一些新的东西，对信号的解调系统能有比较全面的理解，实际的电路选择不考虑此种方法[3]。

2.4元器件简单解调电路

解调电路如图2-6,由LC调谐电路，检波电路及滤波电路[5]3部分组成。

图2-6

LC调谐放大电路的功能是将2种频率不同的载波转换成两种幅值不同的调制信号"基本原理是把载频f1或f2设置成LC调谐放大器的谐振频率,则调制信号通过调谐电路时,其中的一个频率发生谐振,幅值最大,另一频率偏离谐振频率,幅值较小选频电路.

FSK信号经调谐电路后变为ASK信号,然后采用ASK的包络检波电路进行检波,其作用是要取出调幅波的包络线,以实现解调的目的"通常使用二极管检波电路进行调幅波的解调"LC调谐电路的谐振频率为:

谐振时,回路等效阻抗为纯电阻性质,其值为:

式中:

）,称为回路品质因数,是用来评价回路损耗大小的指标"谐振曲线的形状与回路的Q值有密切的关系"L值越大或C值越小时,Q值越大,谐振

曲线越尖锐,相角变化越快"

图2-7谐振曲线与品质因数关系

为了不失真地从调谐电路输出的调幅波中检出所需频率信号,必须妥善地选择时间常数RC"设计将两路不同频率载波中的一路频率设置成谐振频率"这样,具有两种不同频率的调频波就可转换为具有两种幅值的调幅波,这样,采用包络检波电路便可进行调幅波的解调"解调电路中二极管是用来检波的,所以应该考虑到其工作频率是否可以承受所要检波的载波频率"由于硅管的最高工作频率为3kHz左右,不适于检波,多用在整流电路中,所以设计选用锗二极管2AP17进行检波,主要用在150MHz以下的电子设备中进行检波和小电流整流"此电路中要确定的参数有R,L和C"参数设定的具体过程如下

检波电路的负载R3越大,输入的调制波信号的振幅A越大,检波效率就越高"但如果将R3取得过大,接近于二极管的反向阻抗rb,则正向电流和反向电流的差变小,整流器的效率会降低"所以就要在满足r〉R3的情况下,负载阻尼R3越大越好"其中,rb为二极管的反向阻尼,其值一般为几百k欧姆,最后确定R3值为10k欧姆"

为了实现良好的保持,R3C3的时间常数必须远远大于载波的一个周期"而且为了能够无失真地跟随解调信号的变化,R3C3又必须远远小于调制信号的最高频率周期Tmax,故须满足:

式中:

Tmax为调制信号的最高频率周期;Tc为发送的载波的频率周期"

1/Tmax=fmax=1kHz,1/Tc=fc=250kHz,R3=10k欧姆则应满足40pF〈C3〈10000pF,最后确定为C3=2000pF"为了彻底地滤去载波,设截止频率为100kHz,信号源内阻为100k8,则R4=100k8,C4=1/wfzf式中WF,ZF分别为频率的归一化因子和阻抗的归一化因子"其值分别为:

WF=314kHz,ZF=100k8,C4=33pF

由于此电路比较的简单，精度系数不高，所以没有选择。

2.5锁相技术解调原理

2.5.1锁相环的工作原理

锁相环它由三个基本的部件组成：

其组成框图如图2-8，鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）。

鉴相器是个相位比较装置。

它把输入信号Vi（t）和压控振荡器的输出信号Vo（t）的相位进行比较，产生对应于两个信号相位差的误差电压Vd（t）。

图2-8

环路滤波器的作用是滤除Vd（t）中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性

压控振荡器受控制电压Vd（t）的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。

锁相环是个相位误差控制系统。

它比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。

在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。

在这种误差电压的控制下，压控振荡器的频率也在变化。

若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。

达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态,这就是锁相环工作的大致过程。

 以上的分析是对频率和相位不变的输入信号而言的。

如果输入信号的频率和相位在不断地变化，则有可能通过环路的作用，使压控的频率入频率的变化。

锁相环具有良好的跟踪性能。

输入信号时，让环路通带足够宽，使信号的

调制频谱落在带宽之内，这时压控振荡器的频率跟踪输入调制的变化。

  对于锁相环的详细分析可参阅有关锁相技术的书籍。

在此仅说明锁相环鉴频原理。

可以简单地认为压控振荡器频率与输入信号频率之间的跟踪误差可以忽略。

因此任何瞬时，压控振荡器的频率ωv（t）与FSk波的瞬时频率ωFSK（t）相等。

FSk波的瞬时角频率可表示为假设VCO具有线性控制特性，其斜率Kv（压控灵敏度）为（弧度／秒·伏），而VCO在Vd（t）＝0时的振荡频率为ωo’，则当有控制电压时，ωv（t）≈ωFSK（t），可得其中ωo为FM波的载频，ωo’为压控振荡器的固有振荡频率，两者皆为常数。

因此上式第一项为直流项，可用隔直元件消除，或者开始时已经把压控振荡器的频率调整为ωo=ωo’。

锁相环输出，除了常系数Kf／Kv之外，近似等于原调制波形f（t），因而达到频率解调的目的。

  同理，锁相环也可用于解调PM信号，此时只需在输出端接入一个积分器就可以了。

  通过合理选择环路参数（主要是环路滤波器的参数）可以在满足解调要求的条件下使闭环带宽尽可能窄，以便抑制噪声。

因此锁相环具有良好的噪声性能。

当接收信号电平微弱，噪声成为主要考虑因素时，采用PLL解调器可以改善解调性能，它可用于各种移动FM电台、微波接力系统、卫星通信系统以及电视、遥测等系统中，它与普通鉴频器相比，门限改善可达6dB，所以PLL解调器又称为门限扩张解调器或低门限解调器。

锁相技术是现在非常热门的技术，通过对锁相原理的了解，确定要采用锁相技术来实现信号的解调电路的设计。

2.5.2常用锁相电路

1.用锁相环解调FSK信号有两种不同的方法，第一种时用一个PLL使其始终对输入信号的频率锁定或跟踪。

第二种是用一个PLL对FSK 信号中的一个频率锁定，而对另外频率则失锁，这样再解调FSK信号时，锁定指示器的指示即为解调输出，第二种方法较为简单。

2锁相环4046应用的介绍

虽然本次设计中没用到4046但是它是一个较典型的锁相环，对其了解对于设计中用其它锁相电路有很好的指导作用。

现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2-9是CD4046的引脚排列，采用16脚双列直插式，各引脚功能如下：

图2-9

1脚相位输出端，环路人锁时为高电平，环路失锁时为低电2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极。

图2-10

图2-10是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。

当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。

从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。

从图中还可知，fout不一定是对称波形。

对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。

相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。

它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。

它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。

如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。

在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。

从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。

而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。

波形如图2-11所示由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。

图2-11

CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。

当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。

由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。

当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。

VCO振荡频率的范围由R1、R2和C1决定。

由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。

一般规定CD4046的最高频率为1。

2MHz（VDD=15V），若VDD<15V，则fmax要降低一些。

CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。

源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。

齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源

综上所述，CD4046工作原理如下：

输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。

UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。

VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。

若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。

下面介绍CD4046典型应用电路

CD4046锁相环用于调频信号的解调电路。

如图2-12所示。

如果由载频为10kHz组成的调频信号，用400Hz音频信号调制，假如调频信号的总振幅小于400mV时，用CD4046时则应经放大器放大后用交流耦合到锁相环的14脚输入端环路的相位比较器采用比较器Ⅰ，因为需要锁相环系统中的中心频率f0等于调频信号的载频，这样会引起压控振荡器输出与输入信号输入间产生不同的相位差，从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化，这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10脚输出解调信号。

当VDD为10V，R1为10kΩ，C1为100pF时，锁相环路的捕捉范围为±0.4kHz。

解调器输出幅度取决于源跟随器外接电阻R3值的大小。

图2-12

3下面为NE560和NE565应用的FSK解调电路，图2-13为NE560组成的FSK解调器，从9端得到解调输出，再经过放大后加到电压比较器，由比较器输出整形后的方波。

图2-14为NE565组成的FSK解调电路。

电路的参数适用于F1=1070HZ,F2=1270HZ的FSK信号。

7端的解调输出经三级低通滤波后加到电压比较器形成方波。

图2-13

图2-14

第3章硬件电路设计

3.1设计思路

3.1.1信号简介：

在进行信号解调系统的设计之前，要对调制信号的特点，调制的方法有个大体的了解，才能在设计解调系统的过程中做到事半功倍的效果。

FSK的调制方式：

    1、可以用模拟信号调频电路来实现。

    2、也可以用如图3-1所示的调制电路实现

图3-1

其功率谱图如图3-2

图3-2

这次设计的调制系统的F1=100KHZ,F2=50KHZ，针对调制信号的这些特点和调制信号的技术参数，设计自己的解调电路。

3.2锁相环NE564实现电路

3.2.1NE564的介绍

总体介绍：

高频模拟锁相环NE564的最高频率可达到50MHZ，采用+5V单电源供电，特别适用与高速数字通信中FM调频信号及FSK移频键控信号的调制，解调，无需外接复杂的滤波器。

NE564采用双极性工艺，其内部组成框图如3-4所示

图3-3

图3-4

其中，A1为限幅器，可一直FM调频信号的寄生调频；相位比较器（鉴相器）PC的内部含有限幅放大器，以提高对AM调幅信号的抗干扰能力；外接电容C3,C4组成低通滤波器，用来滤除比较器输出的直流误差电压的纹波；改变因脚2的输入电流可改变环路增益；压控振荡器VCO 的内部接有固定电阻R（R=100）,只需要外接一个定时电容Ct就可以产生震荡，VCO有两个电压输出端，其中，VCOo1输出TTL电平;VCOo2输出ECL电平。

后置鉴相器由单位增益跨导放大器A3和施密特触发器ST组成。

其中，A3提供解调FSK信号时的补偿支流电平及用做线性解调FM信号时的后置鉴相滤波器[5]；ST的回差电压可通过脚15外接直流电压进行调整，以消除信号TTLo的相位抖动。

3-5内部电原理图

详细介绍：

1图3-4中，A1（LIMITER）为限幅放大器，它主要由原理图中的Q1-Q5及Q8,Q7组成。

Q1-Q5组成PNP，PNP互补的共集-共射组合差分放大器，由于Q2,Q3负载并联有肖特基二极管D1,D2故其双端输出电压被限幅在2VD=0.3-0.4V左右.Q7,Q8为射极输出差放，以做缓冲，其输出信号送鉴别器。

2鉴相PD采用普通双差分模拟相乘器，由压控振荡器反馈过来的信号从外部由3端输入。

另外由2端去改变双差分电路的偏置电流，控制鉴相器增益，从而实现环路增益控制。

3压控振荡器VCONE564的压控振荡器是一改进型的射极定时多谐振荡器，主电路由Q21,Q22,Q23,Q24组成，其中Q22,Q23两射极通过12，13端外接定时电容Ct,Q21,Q24两射极分别经电阻R22,R23接电源Q27,Q25.Q26也为电流源。

Q17,Q18为控制信号输入缓冲级，接通电源，Q21,Q22,Q23,Q24双双轮流导通和截止，电容Ct周期地充电与放电，于是Q22,Q23集成极输出极性相反的方形脉冲。

根据特定设计，固有振荡频率为

F0=1/16R20Ct

4输出放大器 A2与直流恢复电路

A2与直流恢复电路是专为解调FM信号与FSK信号而设计的，输出放大器A2由Q37,Q38,Q39组成，显然这是一恒流源差分放大电路，来自鉴相器的误差电压由4，5端输入，经缓冲后，双端送入A2放大。

直流恢复电路由Q42,Q43,Q44等组成，电流源Q40作Q43的有源负载。

若环路输入为FSK信号-即频率在F1与f2之间周期性跳变的信号，则鉴相器的输出电压A2放大后分两路，一路直接送施密特触发器的输入，另一路送直流恢复电路Q42基极，由于Q43集电极通过14端外接一滤波电容，故直流恢复电路的输出电压就是一个平均值——直流。

这个直流电压Vref再送到施密特触发器另一端就作为基准电压。

5施密特触发器

施密特触发器是专为解调FSK信号而设计的，其作用就是将模拟信号转换成TTL数字信号，直流恢复输出的电流电压基准Vref（经R26到Q49基极）与被A2放大了的误差电压Vdm分别送入Q49和Q50的基极，Vdm与Vref进行比较，当Vdm大于Vref时，则Q50导通，Q49截止，从而迫使Q54截止，Q55导通Q49，于是16端输出低电平。

当Vdm小于Vref时Q49导通，Q50截止从而迫使Q54导通，Q55截止，16端输出高电平，通过15端改变Q52的电流大小，可改变触发器上下翻转电平，上限电平与下限电平之差也称为滞后电压Vh。

调节Vh可消除因载波泄漏而造成的误触发而出现的FSK解调输出，特别是在数据传输速率比较高的场合。

并且此时的14端滤波电容不能够太大。

3.2.2NE564组成的FSK解调电路

电路图如图3-6示。

已知输入信号的频率Vi的频率F1=100k正负2k,调制方波的频率F=50k.此时电路内部的工作原理与FM解调基本相同，解调后的方波从16脚输出，可提供TTL电平，用电阻R6和电位器RP2调整施密特触发器的回差电压，可改善输出方波的波形。

R7是16脚接的上拉电阻，其阻值增加，也有利于改善输出波形。

图3-6

该电路设计的关键是：

必须使压控振荡器的频率为100K正负2K，NE564锁定，这时16脚输出才为高电平，超出此范围失锁，则16脚输出为低电平，因此，压控振荡器的固有频率Fv和捕捉带必须十分准确。

实验中可通过观测4，5脚的输出波形（近似为两个相反的叠加有高频杂波的三角波），调整C3,C4的值，使波形更为清晰，电容C6的作用是，滤除内部单位增益跨导放大器A3输出的补偿直流电压中的交流成分，因此，对C6的耐压有一定要求，取耐压大于电源电压的电解电容，取C6=10μF/8V.

3.2.3结果分析

此电路设计开始没有考虑到输入信号的频率问题