我的毕业设计.docx
《我的毕业设计.docx》由会员分享，可在线阅读，更多相关《我的毕业设计.docx（27页珍藏版）》请在冰点文库上搜索。
我的毕业设计
郑州大学西亚斯国际学院
本科毕业论文（设计）
题目：
WL-1型数字电子钟
指导教师：
安家文职称：
教授
学生姓名：
王亮学号：
20091525145
专业：
电子设计自动化班级：
1班
院（系）：
电子信息工程学院
完成时间：
2013.4.21
WL-1型数字电子钟
摘要
数字钟电路一直以来是一种很经典的数字电路，数字钟的种类更是不计其数，其设计方方案也层出不穷。
时间是衡量一切的尺度，所以时间对每个人来说是无比重要的。
在当今社会人们更离不开时间，钟、表以及一切可显示时间的事物在我们周围随处可见。
随着科技的日星月异的发展，数字电子钟/表以其体积小、重量轻、价格便宜等优点已经取代了大多数古老的机械钟/表。
本数字钟采取数字逻辑器件设计方案即使用市场上比较常用的74系列的集成芯片制作。
电子钟要有时、分、秒的显示，并且要有整点报时功能。
任何一个钟表都会有时间上的误差，所以校时功能是必不可少的功能模块。
使用的主要芯片有555定时器、十进制加法计数器74ls160、两输入与非门74ls00、7段数码管译码器7448和7段数码管等。
电路的时钟信号产生模块用555定时器完成，记时模块用十进制计数器实现，其显示模块是由7段数码管译码器7448和7段数码管组成。
此外该电路还有验灯功能。
关键字:
555定时器/十进制加法计数器/7段数码管译码器/7段数码管/时钟信号/校时/整点报时/验灯
Digitalelectronicclock
Summary
Digitalclockcircuithasalwaysbeenaclassicdigitalcircuits,numeroustypesofdigitalclock,designedpartyprogramsareendless.Timeisthemeasureofallscales,timeisextremelyimportantforeveryone.Intoday'ssocietypeoplecannotdowithout,clocksandwatches,aswellasalldisplaytimethingsarounduseverywhere.WiththetechnologyXingyueexclusivedevelopmentofdigitalelectronicclock/watchitssmallsize,lightweight,cheap,etc.havereplacedmostoftheoldmechanicalclock/watch.Takethedigitalclockdigitallogicdesignthattheuseofthemorecommonlyused74-serieschipproduction.Electronicclocksometimes,minutes,secondsdisplay,andhaveawholehour.Anyoneofthewatcheswillhavetimeerrorcorrectionfunctionisessentialtothefunctionmodule.Use555timerchip,decimaladditioncounter74LS160,two-inputNANDgate74LS00,7-segmentLEDdecoder7448and7-segmentdigitaltube.Circuitclocksignalgenerationmodule555timer,chronographmoduledecimalcounterdisplaymodule7-segmentdecoder7448and7-segmentdigitaltube.Inaddition,thecircuitalsohasexperienceinthelightfunction.
Keywords:
555timer/thecounterofthedecimaladdition/7-segmentdecoder/7-segmentLEDclocksignal/school/thewholepointoftime/inspectionlights
目录
目录1
1引言1
2设计方案的选取与论证2
3WL-1型数字电子钟3
3.1WL-1型数字钟电路框图3
HYPERLINK\l_Toc23513.2WL-1型数字钟电路原理分析4
3.2.1WL-1型数字钟的整体电路原理图5
3.2.2振荡电路6
3.2.3计数电路9
3.2.4校时电路12
3.2.5整点报时电路13
3.2.6译码与显示电路15
3.2.7验灯电路18
4整机工作流程综述18
4.1数字电子钟的仿真与PCB图19
4.1.1电子钟仿真图19
4.1.2数字电子钟PCB图20
图15数字电子钟的PCB图20
总结21
致谢22
参考文献23
1引言
随着电子科技的日星月异的发展，特别是步入21世纪以来，电子技术更是得到了长足的进步，各类电子产品也被应用于人们生活中的方方面面，大到飞机火车，小到手机电灯。
人们的生活越来越离不开电子，特别是电子钟/表。
古语有云：
一寸光阴一寸金，在当代这个快节奏的时代这句话更是至理名言。
笨重的钟表的数字化不仅给人们的生活带来了诸多的方便，更是以其重量轻、体积小在当代得到了广泛的普及。
电子钟的设计是数字电路设计初学者的很好题材，它的实现能够使初学者对数字电路的深刻认识，并加深对数电的理解。
2设计方案的选取与论证
方案一：
单片机至从上个世纪70年代问世以来，以其强大的功能、优异的价格、优质的品质、轻小的体积在全世界得到了广泛应用，所以在这里可以用单片机结合软件可以实现一个多功能数字钟。
用单片机设计数字钟的优点是：
设计周期短，造价便宜，选用器件少。
而且可以加强对单片机和单片机的编程的了解。
而缺点是：
不能够对数字电路的设计得到深刻的锻炼。
方案二：
该方案使用74系列的集成芯片74160、7448、7400等设计一个时序逻辑电路。
用组合逻辑电路涉及数字钟的优点是：
可以加强设计者对数字电路的设计能力、扩展设计者对74系列芯片和对相关芯片功能的认识。
而缺点是：
器件种类多、造价相对较贵、PCD板制作繁琐。
方案选取
基于以上方案的对比不能看出方案一的设计优点明显高于方案二，但对于以加强硬件电路的设计、提高对理论知识的理解、PCB画板和焊接技术，方案二是一个不错的方案，所以本电路的设计采用方案二。
二设计任务书
一个电子钟的基本功要有时、分、秒的显示，并且时、分、秒的显示位数各为两位。
每一个电子钟/表都会有跑时误差，所以电子钟要有校时电路。
电
路的时钟震荡频率为1HK，为电路提供时钟信号。
此外电路要有整点报时功能和验灯功能。
任务：
巩固和加强已经学过的基础理知识
提高设计硬件电路和解决实际问题的能力
掌握基本元器件和芯片的功能及使用方法
加强对protues和protle软件的了解和学习
3WL-1型数字电子钟
3.1WL-1型数字钟电路框图
WL-1型数字电子钟的整体框图如框图一所示
译码显示电路
60进制计数器
24进制计数器
60进制计数器
校时电路
1KZ频率多谢振荡器
整点报时电路
图1WL-1型数字钟电路框图
（1）振荡电路：
时钟电路是一个数字电路，所以要求其振荡电路的输出波形是矩形波，因此需要设计一个矩形波信号发生器，即多谐振荡器。
555定时器是目前市场上常用的集成芯片，由于其能够在外围连接上少量的电阻、电容就可以构成单稳态触发器、多谐振荡器，所以该芯片在设计振荡电路等方面得到了广泛的运用。
设计时，采用555定时器设计多谐振荡器。
要求多谐震荡器的输出频率为1HZ。
（2）计时器电路：
电路的计时电路由时、分、秒计时电路组成。
其中时计数器有个位和十位组成，且个位为十进制，十位为二进制。
分计数器有个位和十位组成，个位为十进制，十位为六进制，秒计数器有个位和十位组成，个位为十进制，十位为六进制。
（3）显示电路：
显示电路有六个数码管组成，其输入显示信号由7段数码管译码器提供。
7端数码管译码器不仅为数码管提供输入信号，而且还肩负着数码管驱动电路的功能，为数码管正常工作提供足够的工作电流。
（4）整点报时电路：
在绝大多数数字钟电路中都有整点报时电路，其中有语音报时，固定音频输出报时，以此来提示整点时刻的到来。
（5）校时电路：
当数字钟刚开启或者时间有误差时，需要进行校时。
校时方式采用手动脉冲触发方式。
计数器接收到脉冲信号后改变计数值，从而达到校时的目的
3.2WL-1型数字钟电路原理分析
电子钟的震荡电路是由555定时器和外接电阻电容构成的。
振荡器为电路提供1HZ的时钟信号，首先将555定时器搭建成一个迟滞比较器，再利用外部外接RC的充放电来实现方波信号的输出。
改变R、C的参数可以改变RC冲放电时间常数τ的数值，以达到1KH方波的输出。
将输出的时钟信号输入由74ls160组成的计数电路模块，其中时、分、秒计数器分别是由两片74ls160组成的24进制计数器、60进制计数器、60进制计数器。
然后将时、分、秒计数器的输出信号输入到七段数码管译码管74ls48，最后七段数码管由7448驱动从而显示出数字时间。
3.2.1WL-1型数字钟的整体电路原理图
WL-1型数字电子钟整体电路原理图如图2所示
图2WL-1型数字电子钟整体电路
3.2.2振荡电路
对于时钟电路的振荡电路有都种方案，比如：
（1）石英晶体振荡电路，
（2）专用时钟信号芯片，（3）由555定时器做成的多谢振荡器，本电路采用由555定时器构成的多谐振荡器。
555定时器内部电路图如图3所示。
图3555定时器内部电路图
（一）555定时器的组成
555定时器有五部分组成即分压器、比较器、基本RS触发器、晶体管开关电路和输出缓冲器。
分压器：
三个5KΩ的电阻串联组成一个分压器，为两个电压比较器提供两个参考电压。
其中比较器A1的参考电压为2/3VCC，比较器A2的参考电压为1/3VCC。
其中5管脚外接电压输入端，可以改变比较器A1、A2的参考电压，此外当不需要改变参考电压时，5管脚可以通过一个0.01uf的电容接地，消除高频噪声干扰，已达到稳定电压的目的。
比较器：
555定时器有两个参数相同的电压比较器A1、A2，比较器的输入电阻Ri的阻值非常大，故其输入电流几乎为0，有不取电流的特点。
当A1的输入大于参考电压2/3VCC时，其输出为低电平（Vo=0），反之输出为高电平（Vo=VCC）。
当A2的输入大于参考电压时，其输出为高电平（Vo=VCC），反之输出为低电平（Vo=0）。
RS触发器：
这是一个典型的RS触发器电路，有两个与非门构成，其输出状态有两输入端决定。
晶体管开关电路：
当晶体管的基极为低电平时三极管截止，当晶体管的基极为高电平时三极管导通。
输出缓冲器：
输出缓冲器不仅可以提高电路的负载能力，还能够起到阻抗匹配的作用。
（二）555定时管脚功能
555定时器管脚功能如表1所示
输入
触发器
输出
555
输出
阈门输入TH
触发输入/TR
复位
Q
OUT
X
X
0
1
0
＜Vcc*2/3（R=0）
＜Vcc*1/3（S=1）
1
0
1
＞Vcc*2/3（R=1）
＜Vcc*1/3（S=1）
1
0
1
＞Vcc*2/3（R=1）
＞Vcc*1/3（S=0）
1
1
0
＜Vcc*2/3（R=0）
＞Vcc*1/3（S=0）
1
保持原态
表1555定时器功能表
（三）多谢振荡器
当输入端6号管脚和2号管脚相连时，定时器就构成了迟滞比较器。
如果让迟滞比较器的输入端电平在高低电平间变换，就可以在迟滞比较器的输出端得到一定频率的多谐波。
基于这种思想，首先将定时器的输入端TH、TR（6、2管脚）连接，即可得到一个施密特触发器。
外接电阻电容，就可以构成一个多谐振荡器。
电路图如图4所示。
图4多谐振荡器组成图
充电：
当电路刚开始工作时，电容C1上的电荷量量为零，输出Vo为高电平，且管脚7呈现高阻态。
此时电源VCC通过R0、R1对电容C1进行充电，当电容C1两端的电压为3/2VCC时[充电时间
]7管脚接地且输出Vo为低电平，则电容C1通过R1接地放电，当容两端电压降到1/3VCC时[放电时间
]管脚7截止，电容C1又进入到放电阶段。
充放电波形图如图5所示。
图5振荡器充放电波形图
（四）参数的确定
多谢振荡器的震荡周期
=1s，取电容C1为10uf，则计算得R1=R2=48K
，输出矩形波占空比q=
/
+
=2/3。
3.2.3计数电路
该电路的计数设计利用74ls160十进制计数器实现，所选芯片为脉冲前沿触发方式。
该芯片不仅可以实现计数功能，还可以被用来设计其他功能电路，如控制电路等。
电子钟有时、分、秒三种时间单位，其中时的计数进制采用24小时制，分、秒都为60进制，60秒为1分钟，60分为1小时。
时、分、秒的显示位数都是两位数。
秒的单位为最小单位，当秒计数器计数值为59时并在下一个脉冲信号到来时，秒计数器清零，分计数器计数值加一。
当分计数器的技术数值达到60时，分计数器清“0”，同时时计数器加1。
秒分计数器为60进制计数器，时计数器的进制为24。
74LS160为十进制计数器，可以实现上述的功能。
当ＬＤ＝１时进行十进制计数；当ＬＤ＝０时，完成预置数码功能。
用于“秒钟、分钟、时钟”的个位计数时，不需作任何改进。
但分、秒的十位计数器必须为6进制，时的十位计时器为2进制。
十进制计数器74160引脚功能如表2所示
引脚号
引脚名
功能
1
MR
清零（低电平有效）
2
CP
时钟输入端
3、4、5、6
D0、D1、D2、D3
4数据输入端
7、10
ENT、ENP
控制使能端
8
GND
接地端
9
LOAD
置数端（低电平有效）
11、12、13、14
Q3、Q2、Q1、Q0
4数据输出端
15
TC
进位输出端
16
VCC
电源
表274160引脚功能表
（一）60进制计数器的设计
工作原理
秒、分都都为同一种进制计数器，即60进制计数器。
因为74160为十进制计数器，因此需要两片74160来设计一个60进制计数器。
为满足电路的需要第一片芯片不改变其进制，仍是十进制，第二片芯片的进制数改为6进制，所以要对第二篇计数器进行修改。
74160有异步复位和同步置数的功能，所以160计数值的设计有两种方式：
一、有异步复位，二、同步置数。
本电路采用同步置数，且U2的预置数设置为0000，当U1、U2的计数值为59时，则在下一个脉冲前沿到来时，U1、U2应当全部输出为“0”，所以应当在U1、U2的计数值为59时使U2装入预置数0000。
由以上分析不难看出将Q0、Q2接到一个两输入与非门，并将输出连接到U2的预置数输入引脚上，即可得到一个60进制的计数器。
该技术器的进位输出端为U2的进位输出端。
电路图如图6所示
图660进制计数器电路图
（二）24进制计数器的设计
电路工作原理
该计数器的要求是：
当计数器U2、U1的计数值分别为2、3时，分、秒计数器的计数值都为59时，计数器要清零。
由于U1、U2之间采用的是异步进位的方式，如果采用同步置数法，则U1、U2不可能同时清零，所以只能采用异步复位法。
时、分、秒计数器要在23时59分59秒全部清零，由于异步清零的速度很快，所以要在时计数器计数值为24的时候输入复位信号。
将计数器U1的输出端Q2和计数器U2输出端Q2连接到两输入与非门U4输入端。
并将与非门的输出端接至U1、U2的复位端MR。
电路图如图7所示
图724进制计数器电路图
3.2.4校时电路
（一）校时电路的要求
时、分校时器在校时互不影响
（二）电路工作原理
任何数字钟都会在长时间跑时和重启时都会有和规定时间有误差，这时就需要进行时间调整。
本电路校时电路实现的方法是采用脉冲触发校时，即将时、分的个位计数器的时钟信号输入端CLK通过一个开关连接到电源VCC，随着开关的开启闭合，时钟信号的输入端CLK接收到一些列脉冲信号。
如果时钟信号的输入端CLK接收到脉冲信号，则计数器就会加一。
校时电路图如图8
图8校时电路图
3.2.5整点报时电路
（一）要求
1.当时钟显示整点时间时，电路自动有提示音响起。
2.提示音响一段时间后能自动停止。
（二）设计原理
数字钟会在59分59秒时下一个脉冲到来时达到整点，因此可以将分计数器个位U1的Q3、Q0管脚，计数器十位U2的Q2、Q0管脚作为整点报时输出信号去控制蜂鸣器的开启和关闭。
在这里选用的是有源压电型蜂鸣器，该蜂鸣器主要有多谐震荡器、压电蜂鸣箱、阻抗匹配器及共鸣箱、外壳组成。
如果在蜂鸣器的两输入端加上直流电压时，蜂鸣器就会产生响声。
当采用59分报时时，报时时间为一分钟，为了延长报时时间，本电路的报时时间定在58分。
报时电路图如图9所示
图9报时电路图
3.2.6译码与显示电路
译码显示电路如图10所示
图10译码与显示电路图
（一）译码与显示电路中主要器件的介绍
（1）七段译码器74LS48能介绍
译码器是一个多输入、多输出的组合逻辑电路。
它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。
译码器可以分为通用译码器和显示译码器两大类。
在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。
74LS48的管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：
LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。
BI是灭灯输入，可以使显示灯熄灭。
RBI是灭零输入，可以按照需要将显示的零予以熄灭。
BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。
也可用共阴译码器74LS248，CD4511。
74ls48芯片的引脚图如图11所示
图1174ls48引脚图
（2）数码管
数码管也叫LED数码管，数码管按段数可分为七段数码和八段数码管，八段数码管比七段数码不同之处就是，八段数码管比七段数码管多一个单元（多一个小数点显示）。
按发光二极管单元连接方式可分为共阳极数码管和共阴极数码管。
共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极（COM）的数码管，共阳数码管在应用时应将公共极COM接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮，当某一字段的阴极为高电平时，相应字段就不亮。
共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极（COM）的数码管，共阴数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮，当某一字段的阳极为低电平时，相应字段就不亮。
本电路采用的是共阴极数码管，其输入段连接的是7448七段译码器。
由于7448的高电平输出电流小，不足以驱动数码管，所以需要一个驱动电路。
由于数码管是共阴极数码管，所以驱动电路可以在数码管的输入端通过一组1K电阻接到电源VCC。
74ls48的功能表如表4所示
表37448的功能表
（二）电路的工作原理
译码器是将输入的二进制代码翻译成电路所需要的相应输出信号以表示编码时所赋予原意的电路。
常见的集成译码器有3—8译码器、二进制译码器、二—十制译码器和BCD—7段译码器、数码管用来显示计时器输出的结果。
但是7段译码器的译码显示电路框图如图12所示。
图12计数译码显示电路框图
3.2.7验灯电路
电路图如图13所示
图13验灯电路图
设计原理
由于该电路使用的数码管比较多，在电子钟的使用中难免会出现数码管的某个段损坏。
一但有数码管损坏，就很难判断问题出在电路上还是数码管上，所以本数字钟电路设计了验灯电路，这样一来就很快检测出问题是出在电路上，还是在LCD上，减少了检查电路的时间，提高了效率。
7748的LT为灯测输入端，低电平有效。
当LT接收到‘0’时，不管其他输入为何状态，其输出a~g输出都为‘1’。
7448正常工作时，验灯输入端LT应当接高电平，只有在需要验灯时LT端才接低电平‘0’。
因此LT端应当连接到电源VCC。
为了能随时可以控制LT端的电平高低，在VCC与LT端的连线间并联一个开关，开关的另一端接地。
当开关闭合时，电源VCC直接接地，由于电流过大会损害电源，所以在电源与LT之间加上一个限流电阻，其阻值在几百欧姆到几千欧姆都可。
4整机工作流程综述
555构成的振荡器产生频率为1kz的矩形波时钟信号，然后将时钟信号经反向接入到60进制秒计数器的个位时钟信号输入端，当秒计数器计数值达到60时，分计数器加一，当分计数器的计数值达到58时，说明此时已接近整点，蜂鸣器响起。
分计数器归零时后蜂鸣器停止工作，并且24进制时计数器加一。
时、分、秒的计数值经译码后在数码管是显示出来。
4.1数字电子钟的仿真与PCB图
4.1.1电子钟仿真图
数字电子钟仿真图如14所示
图14数字电子钟的仿真图
4.1.2数字电子钟PCB图
数字电子钟PCB图如图15所示
图15数字电子钟的PCB图
总结
1.1在设计设计分、秒计数器中，分、秒计数器不能出现60的数字输出，只能在59数字输出的下一个脉冲前沿到来时计数器清零。
在刚开始开始无法实现这个设计，最后发现原因出在刚开始设计时没有留心74ls160的触发方式。
最后我采用异步方式，并将个位芯片的进位输出经过非门后连接到十位的时钟信号的输入端。
由此可以看出再设计时序电路时吗，一定要了解芯片的触发方式。
1.2在设计整体复位电路和验灯电路时，也遇到了一定的困难。
在电路正常工作时期计数器的复位输入端MR、七段译码器的验灯输入端LT都是接高电平，所以当在其连线间并联一个接地的开关时，当开关闭合时，虽然能实现计数器复位和数码管的验灯，但同时电源VCC也同时接地了。
为了避免开关闭合时电流过大烧坏电源，我在电源和开关并联的节点间串接了一个限流电阻。
设计体会
升级会员 