实验1数字逻辑电路设计.docx
《实验1数字逻辑电路设计.docx》由会员分享，可在线阅读，更多相关《实验1数字逻辑电路设计.docx（14页珍藏版）》请在冰点文库上搜索。
实验1数字逻辑电路设计
实验一组合逻辑电路设计
一、实验目的
1.掌握组合逻辑电路的功能测试
2.验证半加器与全加器的逻辑功能
3.学会二进制数的运算规律
二、实验器材
二输入四与非门74LS00
四输入二与非门74LS20
二输入四异或门74LS86
三、实验内容
内容A一位全加/全减器的实现
电路做加法还是做减法由M控制。
当M=0时做加法运算，M=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，S为和数，C0向上位的进位。
当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，S为差数，C0向上位的借位。
内容C舍入与检测电路的设计
用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。
当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：
四、实验步骤
内容A一位全加/全减器的实现、
由要求得如下得：
真值表
输入
输出
M（控制）
A
B
Cin（低位进）
S（和）
Co（进借位）
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
1
1
1
0
0
0
0
0
1
0
0
1
1
1
1
0
1
0
1
1
1
0
1
1
0
1
1
1
0
0
1
0
1
1
0
1
0
0
1
1
1
0
0
0
1
1
1
1
1
1
S的卡诺图Co的卡诺图
MA
BC
00
01
11
10
MA
BC
00
01
11
10
00
0
1
1
0
00
0
1
1
0
01
1
0
0
1
01
1
0
0
1
11
0
1
1
0
11
0
1
1
0
10
1
0
0
1
10
1
0
0
1
化简得：
由S与Co表达式画出电路图:
根据电路图，连接电路。
接线后拨动开关，结果如图：
输入
输出
A
B
C
加法M=1
减法M=0
S
Co
S
Co
0
0
0
0
0
0
0
0
0
1
1
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
0
0
1
1
1
1
1
1
1
内容C舍入与检测电路的设计
由题意得：
真值表
A/B8
B/B4
C/B2
D/B1
F1
F2
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
F1的卡诺图F2的卡诺图
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
0
d
1
00
0
1
d
1
01
0
1
d
1
01
1
0
d
0
11
0
1
d
d
11
0
1
d
d
10
0
1
d
d
10
1
0
d
d
化简得：
由F1和F2表达式画出电路图
按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。
每输出一个代码后观察显示灯，并记录结果如下表：
输入输出观察结果表
A
B
C
D
F1
F2
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
五、实验体会
实验二同步时序逻辑电路设计
一、实验目的
掌握同步时序逻辑电路的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”“时序”两个名词的理解。
二、实验器材
74LS74双D触发器组件两片74LS73JK2负沿双触发器组件2片
74LS00二输入四与非门组件2片74LS02二输入四或非门组件1片
74LS10三输入三与非门组件1片74LS86二输入四异或门组件1片
74LS04六门反相器组件2片
三、实验内容
内容A：
利用所给组件，设计一个同步模四可逆计数器
其中，X为控制变量，X=0时进行加1计数，X=1进行减1计数，y2、y1为计数状态，Z为进位或借位输出信号。
框图如下图所示：
内容B:
利用所给组件按mealy型或moore型同步时序逻辑电路设计的方法设计一个1001序列检测器，其框图如图所示：
该电路的逻辑功能是：
在输入端X串行输入随机二进制代码，每当输入的代码中出现1001序列时，在输出端Z产生一个高电平，即Z=1，其他情况Z=0。
典型输入输出序列如下：
X：
010*********
Z：
0000100000001001
四、实验步骤
内容A：
设计同步模4可逆计数器。
根据题意可画出状态图:
由此可确定状态表：
采用J-K触发器，有状态表和触发器激励表做激励函数和状态图
状态表
XY2Y1
J2K2
J1K1
y2y1
z
000
001
011
010
100
101
111
110
0d
1d
d1
d0
1d
0d
d0
d1
1d
d1
d1
1d
1d
d1
d1
1d
11
20
10
21
11
10
20
01
0
0
1
0
1
0
0
0
做出卡诺图
Y2y1
x
00
01
11
10
0
0
1
d
d
1
1
0
d
d
Y2y1
x
00
01
11
10
0
d
d
1
0
1
d
d
0
1
Y2Y1
x
00
01
11
10
0
0
0
1
0
1
1
0
0
0
由逻辑表达式画出电路图
Z
实验结果：
经检测成功实现可逆计数器的功能。
测试序列：
X:
00001111
Z:
00011000
内容B：
利用所给组件按照Mealy型和Moore型同步时序逻辑电路的设计方法设计一个“1001”序列检测器，其框图下所示：
X
Z
CP
电路实现：
该电路的逻辑功能是，在输入端X上串行输入随即二进制代码，输入信号为电平信号。
每当输入的代码中出现“1001”序列时，在输出端Z产生一个高电平，即Z=1，其他情况下Z=0。
典型输出、输入序列如下：
X：
010*********
Z：
0000100000001001
实验步骤：
状态图
状态表：
状态编码
0
1
0
A
D
1
B
C
现态
次态/输出
X=0
X=1
A
A/0
B/0
B
C/0
B/0
C
D/0
B/0
D
C/0
B/1
次态真值表
现态
Y2Y1
次态/输出
X=0
X=1
00
00/0
01/0
01
11/0
01/0
11
10/0
01/0
10
00/0
01/1
D触发器激励取值
XY2Y1
y2y1
D2D1
Z
000
001
011
010
100
101
111
110
00
11
10
00
01
01
01
01
00
11
10
00
01
01
01
01
0
0
0
0
0
0
0
1
卡诺图
Y2Y1
x
00
01
11
10
0
0
1
1
0
1
0
0
0
0
Y2
x
00
01
11
10
0
0
1
0
0
1
1
1
1
1
平面图
4.测试：
将电路的输入端X接至实验台数据开关,拨动开关输入二进制代码,电路的输入端接实验台显示灯.
将电路的时钟脉冲接至实验台单脉冲，每拨动一次开关按一下单脉冲键，以便将给定输入序列送入检测器，同时记下显示灯Li的状态，以检查是否满足要求。
输入输出结果为：
X：
0100101011001001
Z：
0000100000001001
升级会员 