视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证硕士研究生学位论文.docx
《视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证硕士研究生学位论文.docx》由会员分享，可在线阅读，更多相关《视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证硕士研究生学位论文.docx（71页珍藏版）》请在冰点文库上搜索。
视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证硕士研究生学位论文
硕士研究生学位论文
题目：
视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证
版权声明
任何收存和保管本论文各种版本的单位和个人，未经本论文作者同意，不得将本论文转借他人，亦不得随意复制、抄录、拍照或以任何方式传播。
否则，引起有碍作者著作权之问题，将可能承担法律责任。
毕业设计（论文）原创性声明和使用授权说明
原创性声明
本人郑重承诺：
所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。
对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。
作者签名：
日 期：
指导教师签名：
日 期：
使用授权说明
本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：
按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：
日 期：
学位论文原创性声明
本人郑重声明：
所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律后果由本人承担。
作者签名：
日期：
年月日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
作者签名：
日期：
年月日
导师签名：
日期：
年月日
指导教师评阅书
指导教师评价：
一、撰写（设计）过程
1、学生在论文（设计）过程中的治学态度、工作精神
□优□良□中□及格□不及格
2、学生掌握专业知识、技能的扎实程度
□优□良□中□及格□不及格
3、学生综合运用所学知识和专业技能分析和解决问题的能力
□优□良□中□及格□不及格
4、研究方法的科学性；技术线路的可行性；设计方案的合理性
□优□良□中□及格□不及格
5、完成毕业论文（设计）期间的出勤情况
□优□良□中□及格□不及格
二、论文（设计）质量
1、论文（设计）的整体结构是否符合撰写规范？
□优□良□中□及格□不及格
2、是否完成指定的论文（设计）任务（包括装订及附件）？
□优□良□中□及格□不及格
三、论文（设计）水平
1、论文（设计）的理论意义或对解决实际问题的指导意义
□优□良□中□及格□不及格
2、论文的观念是否有新意？
设计是否有创意？
□优□良□中□及格□不及格
3、论文（设计说明书）所体现的整体水平
□优□良□中□及格□不及格
建议成绩：
□优□良□中□及格□不及格
（在所选等级前的□内画“√”）
指导教师：
（签名）单位：
（盖章）
年月日
评阅教师评阅书
评阅教师评价：
一、论文（设计）质量
1、论文（设计）的整体结构是否符合撰写规范？
□优□良□中□及格□不及格
2、是否完成指定的论文（设计）任务（包括装订及附件）？
□优□良□中□及格□不及格
二、论文（设计）水平
1、论文（设计）的理论意义或对解决实际问题的指导意义
□优□良□中□及格□不及格
2、论文的观念是否有新意？
设计是否有创意？
□优□良□中□及格□不及格
3、论文（设计说明书）所体现的整体水平
□优□良□中□及格□不及格
建议成绩：
□优□良□中□及格□不及格
（在所选等级前的□内画“√”）
评阅教师：
（签名）单位：
（盖章）
年月日
教研室（或答辩小组）及教学系意见
教研室（或答辩小组）评价：
一、答辩过程
1、毕业论文（设计）的基本要点和见解的叙述情况
□优□良□中□及格□不及格
2、对答辩问题的反应、理解、表达情况
□优□良□中□及格□不及格
3、学生答辩过程中的精神状态
□优□良□中□及格□不及格
二、论文（设计）质量
1、论文（设计）的整体结构是否符合撰写规范？
□优□良□中□及格□不及格
2、是否完成指定的论文（设计）任务（包括装订及附件）？
□优□良□中□及格□不及格
三、论文（设计）水平
1、论文（设计）的理论意义或对解决实际问题的指导意义
□优□良□中□及格□不及格
2、论文的观念是否有新意？
设计是否有创意？
□优□良□中□及格□不及格
3、论文（设计说明书）所体现的整体水平
□优□良□中□及格□不及格
评定成绩：
□优□良□中□及格□不及格
（在所选等级前的□内画“√”）
教研室主任（或答辩小组组长）：
（签名）
年月日
教学系意见：
系主任：
（签名）
年月日
摘要
本文对视频信号处理系统中运动估计加速器模块的功能实现算法进行了一定程度的分析与研究，通过分析当今业界主要应用的验证技术，结合公司的实际情况选用了先进的验证方法，在EDA工具的支持下对运动估计加速器模块进行了全面的功能性验证。
文中还详细剖析了芯片验证环境，这是一个运用SystemVerilog语言的仿真环境，利用总线功能模型（BFM）实现总线操作，使得验证在事务级（transactionlevel）进行，大大提高了验证的效率及可复用性。
本文针对运动估计加速器模块设计了足够的验证case，覆盖了模块的各项功能，并运用SystemVerilog搭建了高效的验证平台，通过Perl脚本对整个验证架构中进行仿真管理与控制，实现了对C_model的实时调用、输入参数的随机生成以及输出数据的实时比对等自动化功能。
此外还与其他验证工程师合作搭建了视频信号处理系统的联合仿真平台，该平台实现了视频信号处理中所有模块的系统级验证。
此外，对视频信号处理系统还进行了FPGA验证，作为对基于仿真的验证的有效补充。
网表（netlist）设计完成以后还进行了post-layoutsimulation（后仿真），对芯片设计部门而言是流片前签发的最后一个环节。
本文还通过先进的EDA工具及芯片仿真环境的支持，对运动估计加速器模块代码覆盖率进行了统计分析。
对运动估计加速器模块的验证通过了展讯公司模块验证的评审流程，被认为是充分的。
实践表明，本文所采用的验证方法和结构是适合SC8800E芯片项目开发的，具有灵活性好、效率高、可复用性强等优点。
关键词：
系统级芯片，SystemVerilog，SystemVerilog验证方法学
Abstract
SystemVerilogbasedverificationofMEAmoduleinvideosignalprocessingsystem
FangFang（Electronicandcommunication）
DirectedbyWangXinan
Inthispaper,theMEAmodulealgorithmisanalyzedandresearchedtosomeextent.Inaddition，throughstudyingthepopularverificationtechniquesinICindustry，thewholefunctionalverificationforMEAmoduleinTD-SCDMA/GSMchipSC8800Eiscompleted,withtheuseofadvancedverificationmethodologyandthesupportofEDAtools.TheverificationenvironmentplatforminthechiplevelforMEAisalsodetailedinthispaper.Thisisamulti-languagesimulationenvironmentusingVerilog,SystemVerilog,etc.ThebusfunctionisimplementedbyusingthereusableBFM（BusFunctionalModel）,sothattheverificationworkcancarryoutatthehigherlevelmoreefficiently.
Also,inthispaper,thereareenoughtestcasesdesignedforMEAmoduleverification,whichaimatcoveringallthefeaturesofthedesign.TheverificationplatformisdescribedusingSystemVerilog,andPerlscriptisusedtocontrolthewholesimulationintheverificationstructure,sothatreferencemodelinC_modelcanbecalledonthefly,theinputparameterscanbegeneratedrandomlyandtheoutputdatacancomparedwiththeexpecteddataautomatically.Besides,withtheotherverificationengineers’teamwork,asimulationplatformforimagesignalprocessingsystemhasbeenbuiltup.ThisplatformimplementedthesystemlevelverificationofallISPmodules.Moreover,theverificationofMEAmoduleisalsoimplementedwithFPGAverificationasaneffectivesupplementaryofsimulation-basedverification.Afterthedesignofnetlist,post-layoutsimulationisalsodone,whichisthelastsign-offstepbeforetapingthechipoutforchipdesigndepartment.
WiththesupportofadvancedEDAtoolsandchiplevelverificationenvironment,inthispaper,thecodecoverageanalysisandstatisticjobforMEAmodulearealsodone.TheMEAmoduleverificationhaspassedthequalityreviewflowformoduleverificationinSpreadtrumCommunications,Inc.Allthoseindicatethattheverificationmethodandstructuredescribedinthispaperarehighlyflexible，efficient，andreusable，therebysuitableforapplicationinSC8800Echipprojectdevelopment.
Keywords:
SoC（System-on-Chip）,SystemVerilog,VMMforSystemVerilog（VerificationMethodologyManualforSystemVerilog）
目录
摘要I
AbstractII
目录IV
图目录VIII
表目录IX
第一章绪论1
1.1课题背景1
1.2本文的主要工作及贡献2
1.3章节安排3
第二章视频信号处理系统中运动估计加速器模块的算法及其硬件实现概述4
2.1运动估计简介4
2.2算法简介[3]4
2.2.1基于块的运动估计5
2.2.2整像素的运动估计5
2.2.3INTRA/INTER模式选择6
2.2.4半像素搜索6
2.2.516x16/8x8预测模式选择7
2.2.6快速搜索算法7
2.3硬件实现10
2.4本章小结11
第三章SoC验证方法学简介12
3.1SoC设计挑战12
3.1.1系统设计方法[4]12
3.1.2深亚微米效应13
3.1.3IP集成13
3.2SoC验证流程13
3.3常用验证技术分类[5][6]15
3.3.1静态技术15
3.3.2仿真技术16
3.3.3硬件加速和原型验证16
3.4验证平台策略17
3.5本章小结19
第四章SystemVerilog语言简介21
4.1SystemVerilog的特征21
4.1.1接口（interface）22
4.1.2全局声明和语句22
4.1.3时间单位和精度22
4.1.4抽象数据类型23
4.1.5断言24
4.2SystemVerilog验证方法学介绍[13]24
4.2.1验证面临挑战24
4.2.2SystemVerilog验证技术25
4.2.3产生带约束随机仿真25
4.2.4覆盖率驱动验证26
4.2.5断言27
4.3基于SystemVerilog的验证平台架构28
4.3.1分层验证平台结构28
4.3.2自顶向下和自底向上29
4.3.3结果检查30
4.3.4覆盖率驱动验证执行31
4.3.5使用形式分析32
4.3.6产生可重用验证IP32
4.4本章小结33
第五章MEA验证平台及流程34
5.1验证环境介绍34
5.1.1SC8800E芯片验证环境34
5.1.2模块验证平台的顶层结构36
5.2MEA模块验证平台的结构规划37
5.2.1验证方法与总体结构37
5.2.2仿真架构的设计38
5.3MEA模块验证平台的设计实现38
5.3.1待测功能列表38
5.3.2配置文件39
5.3.3数据文件40
5.3.4文件列表41
5.3.5编程指南41
5.3.6回归分析42
5.4基于SystemVerilog的总线功能模型42
5.5与模块相关的顶层验证43
5.5.1SystemVerilog描述的中断处理程序43
5.5.2模块间联合仿真44
5.6FPGA验证45
5.7后仿真45
5.8覆盖率分析46
5.8.1VCS工具CoverageMetrics简介46
5.8.2仿真脚本47
5.8.3覆盖率统计报告47
5.9本章小结48
第六章结论与展望49
参考文献51
北京大学学位论文原创性声明和使用授权说明52
致谢53
图目录
图2.1运动估计5
图2.2双线性插值方式7
图2.3DS算法的搜索方式9
图2.4MEA的硬件架构10
图3.1SoC设计及验证流程14
图3.2高级分层的验证平台结构图19
图4.1自动测试相对于直接测试有更高效率26
图4.2分层验证平台结构29
图4.3高层次验证平台单元更早验证事务级模型30
图4.4具有通用接口协议验证IP重用到新项目33
图5.1MEA验证平台总体结构37
图5.2MEA模块仿真架构38
表目录
表5.1仿真控制脚本sim_design.pl的常用选项35
表5.2运动估计加速器模块的待测功能列表39
表5.3配置文件参数设置描述40
表5.4验证平台文件列表41
表5.5运动估计加速器模块代码覆盖率统计报告47
视频信号处理系统中运动估计加速器模块基于SystemVerilog语言的验证
第一章绪论
课题背景
TD-SCDMA是时分－同步码分多址（time-division,synchronouscodedivisionmultipleaccess）的简称。
这是我国自主提出并得到ITU（InternationalTelecommunicationUnion）及3GPP（3GenerationPartnershipProject）承认的第三代移动通信国际标准，也是百年电信史上的第一个中国标准。
这一标准的提出，打破了国外发达国家对技术标准的垄断，为振兴通信行业，发展民族产业提供了契机[1]。
TD-SCDMA是世界上第一个采用时分双工（TDD）方式和智能天线技术的公众陆地移动通信系统，也是唯一采用同步CDMA（SCDMA）技术和低码片速率（LCR）的第三代移动通信系统，它采用不需配对频率的TDD双工模式，以及FDMA/TDMA/CDMA相结合的多址接入方式，同时使用1.28Mc/s的低码片速率，扩频带宽为1.6MHz[2]。
随着无线带宽和手机处理能力不断的增强，手机已经从纯粹的语音通信发展到多媒体、娱乐终端等功能的数字个人娱乐和通信终端，这些新功能和新服务对手机设计带来极大的挑战。
本课题从视频信号处理系统模块实现等多个方面阐述这些变革对手机设计带来的新要求和对应的解决方案。
展讯通信有限公司是国内主要的手机核心芯片开发商，目前，其自主研发的GSM/GPRS手机核心芯片已成功产业化，产品已涵盖了从普通手机到高档多媒体手机市场。
展讯的客户不仅包括国内主流手机制造商在内的40余家企业，同时其产品还远销东南亚等地。
展讯还积极开展中国自己的第三代移动通信标准TD-SCDMA的手机核心芯片研发工作，于2004年6月成功开发了世界首颗TD-SCDMA手机基带处理芯片SC8800D，这是我国集成电路设计及无线通讯行业的重大突破。
本课题结合展讯公司第二代TD-SCDMA/GSM双模基带系统芯片SC8800E项目，在项目设计开发过程中完成了对运动估计模块的验证工作。
运动估计模块是展讯公司第二代TD-SCDMA手机基带系统芯片视频信号处理系统中的一个子块，用来预测下一帧图像以减少需传输的数据量、加快视频的播放速度，因而是影响视频信号处理质量的关键。
本文的主要工作及贡献
验证一直是集成电路设计中非常关键的一环，特别在集成电路设计进入SoC（即片上系统：
System-on-Chip）时代的今天，对于超大规模、包含大量嵌入式软件的SoC芯片而言，这一过程与以往相比需要耗费更多的时间和精力。
目前在工业界，芯片的功能验证能力还远远落后于设计能力，往往成为大规模芯片设计的瓶颈。
因此研究适用于SoC时代的先进高效的验证方法，对于提高验证效率、加速验证流程，以及加快产品面世步伐具有重要意义。
本文的主要工作是对SC8800E芯片中MEA（即运动估计加速器：
MotionEstimationAccelerator）模块进行全面的功能性验证。
通过Verilog语言来完成该模块的RTL描述并实现其功能，通过归纳MEA模块的功能和模块设计接口，分析了当前IC设计业界主要应用的验证方法，并结合展讯公司的项目开发实际情况，采用SystemVerilog作为主要验证语言，为MEA算法的硬件实现模块搭建一个设计灵活且可配置的自动化验证平台，通过实时调用RM模型（即参考模型：
ReferenceModel），即公司算法部门提供的C_model算法模型，实现运算参数的随机产生，输入数据的实时生成，以及输出数据的实时自动比对。
该平台主要是采用SystemVerilog验证语言和Perl脚本语言，集成在展讯公司ASIC部门验证组的SC8800E芯片验证环境中，通用仿真工具VCS实现Verilog与SystemVerilog的联合仿真，从而验证了MEA在各种可能模式下的工作，验证中利用了SystemVerilog的面向对象特性和包括时序在内的强大功能，实现了将验证抽象层次提高到事务级（transactionlevel），提高了验证效率；还使用了SystemVerilog描述的中断处理程序，实现了系统级的模块验证。
为了达到覆盖到全部的功能和绝大部分代码的目标，在详细分析了模块的功能以及于设计人员充分沟通之后，针对每一项功能设计与之对应的不同类型的验证case（即验证用例），验证结束后得出的覆盖率报告统计表明了验证的全面性。
此外，为了更好的保证MEA模块的功能正确性，也在快速原型验证（rapidprototyping）方面也做了一定的工作。
在芯片流片之前，为了保证时序无误，将版图布局布线后的寄生参数提取出来，反标到设计的网表（netlist）上进行后仿真（post-layoutsimulation）。
借助先进的验证语言和EDA工具，借鉴新的验证方法，本文成功地采用上述验证平台和手段实现了对MEA模块的充分验证，并进行了覆盖率分析。
章节安排
本文第2章对视频信号处理系统中运动估计加速器模块的算法及其硬件实现进行了介绍。
第3章主要介绍目前IC业界占主流地位的SoC验证方法学理论，随后的第4章简要介绍了新的建模和仿真语言SystemVerilog。
第5章详细阐述了基于芯片验证顶层环境的MEA验证平台及流程，包括芯片验证环境介绍、模块验证平台的结构规划及具体设计实现、基于SystemVerilog的验证和后仿真，并对MEA模块的代码覆盖率进行了一定的统计分析，给出了覆盖率统计报告。
最后，第6章总结了本文的结论以及展望，随后是参考文献。
第二章视频信号处理系统中运动估计加速器模块的算法及其硬件实现概述
2.1运动估计简介
手机基带芯片的视频信号处理系统在视频编
升级会员 