主体部分.docx
《主体部分.docx》由会员分享，可在线阅读，更多相关《主体部分.docx（46页珍藏版）》请在冰点文库上搜索。
主体部分
第一章概述
1.1本课题研究的目的和意义
本课题的时间继电器测试仪的研究,用单片机作为系统的主要控制部件,实现对整个电路的测试信号控制、数据运算处理、键盘扫描和控制液晶显示器（LCD）的显示输出等。
选报这个课题，数字时间继电器是自动控制系统中常用的一种控制电器。
由于其具有延时精度高、延时范围广、在延时过程中延时显示直观等诸多优点，是传统时间继电器所不能比拟的，故在当前自动控制领域里已基本取代传统的时间继电器。
数显时间继电器是近年发展起来的新一代控制仪器，它采用八位微电脑核心芯片，为通电延时面板式继电器，上下两排数码管显示，并应用了独特的抗干扰技术应用于冶金、电子、机械、纺织等需要时间控制的场合。
然而对时间继电器计时准确性的测试仪却没有得到同步发展，因而对时间继电器测试仪的研究就成为一项紧迫的任务。
1.1.1时间继电器测试仪国内外现状
早期在交流电路中常采用空气阻尼型时间继电器,它是利用空气通过小孔节流的原理来获得延时动作的。
它由电磁系统、延时机构和触点三部分组成。
目前最常用的为大规模集成电路型的时间继电器，它是利用阻容原理来实现延时动作。
虽然国内外时间控制器起步较晚，但在时间继电器领域也有了长足的发展，尤其是近几年来随着我国电子技术的不断发展和国内专用时间继电器芯片的大量研发及应用。
然而在国内外对这些大量应用的数显时间继电器的及时准确性和自动测试仪的研究却没有得到同步发展，目前国内外大多数使用单位仍然在大量采用传统的机械式或者是模拟式时间检测仪器来测量时间电器的计时准确度，这种检测仪体积大‘精度低‘操作复杂对测试人员要求要。
这严重的制约了时间继电器的推广应用，因而这就迫切的需要研究一款体积小、重量轻、操作简单的数显时间继电器测试仪。
1.1.2时间继电器测试仪发展趋势
测试仪的发展，最早是由机械装置来完成测量任务的，后来发展到采用分离电子器件来完成，到现在已开始向着采用专用的CMOS芯片来替代，尤其近几年可编程逻辑控制器以其通用性强、灵活性好、硬件配套齐全、编程方法简单易学及可靠性高，被广泛地应用于自动控制测量仪器领域。
目前测试仪器仪表正在完成从模拟技术向数字技术的转变;正朝着数字化、微型化、智能化、网络化方、虚拟化等向发展。
时间继电器智能测试仪也必将顺应这一趋势，将朝着性价比高、通用性强、体积小、功耗低、抗干扰能力强、良好的数据处理能力、测量范围宽、测量精度高、易于人机对话、能够进行远程控制测量并且测量方法简便以及易于升级等方向发展。
随着电子技术与计算机技术的不断发展，以单片机为核心的智能测量控制系统层出不穷。
在被测信号中，较多的是模拟信号和数字开关信号，而且还经常遇到以时间/频率为参数的被测信号，例如通信、雷达、卫星、导航及流量、转速、晶体压力传感器以及经过参变量—时间/频率转换后的信号等。
对于以时间/频率为参数的被测信号，通常采用的是测频法或测周法。
该测试仪系统的设计扬弃了传统的自下而上的数字电路设计方法，采用先进的技术及自上而下的设计，把资源丰富、控制灵活及良好人机对话功能的单片机和具有内部结构重组、现场可编程的芯片完美的结合起来，实现了对被测信号（时间/频率）的测量。
由于具有编程方便、速度快、集成度高、价格低、可靠性好，从而使系统研制周期大大缩短，产品的性能价格比得到提高。
FPGA芯片（ACExIK30）采用VHDL语言编程，并在QuartusⅡ设计平台上实现了全部编程设计，单片机采用底层语言编程，可以精确地控制闸门的开启和关闭，从而进一步提高了测量精度。
1.2本课题的主要研究内容
1研究了时间继电器测量的基本原理及其误差分析；
2单片机作为测试仪的主控部件实现了对仪器的管理、控制和显示；
3基于QuartusⅡ和VHDL语言在FPGA芯片ACEXIK上采用自上而下的数字电子系统设计方法，实现了对时间继电器测试仪的硬件及软件设计；
1.3时间/频率测量方法及其产生的误差分析
时间/频率的测量是电子测量领域的最基本的测量之一。
在数字化测量系统中对时间的测量通常都是转化为对频率的测量。
由于频率信号抗干扰能力强、易于传输、可以获得较高的测量精度，所以对频率测量方法的研究越来越受到重视。
目前许多非频率量的传感信号都要转化为频率信号来进行测量。
而常用的时间/频率测量方法通常有以下两类:
一类是模拟测量方法，另一类是数字测量方法。
1.3.1模拟测量方法及其产生的误差分析
时间/频率测量技术按工作原理可以分为直接法和比较法两类:
1直接法
直接利用电路的某种频率响应特性来测量频率值。
在某电路中，输入被测频率Fx是电路和设备的已知参数a，b，c，.…，.的确定的函数关系。
Fx=Ф（a,b,c…）（式1.1）
式中由于a、b、c……是电路的已知参数，可根据a、b、c等的值求得Fx的值。
这种测量方法简单，但是精度低。
其测量误差主要来源于频率特性式的理论误差，各参数的测量误差以及判断误差。
用这种方法测量频率的典型方法有电桥法和谐振法。
前者用于低频段，后者主要用于高频段或微波段，随着数字电子技术的发展这种测量方法正逐渐被数字测量方法取代。
2比较法
比较法通过利用标准频率Fo和被测频率Fx进行比较来测量频率Fx的。
其测量原理就是调整参数m、n使下式成立:
nFx=mFo（m，n为正整数）（式1.2）
则可求得Fx。
利用比较法测量的精确度取决于标准频率Fo和判断上述等式成立的精确度。
拍频法、示波器法和差频法等测量频率的方法都是属于此方法的测量范畴。
前两种方法主要用于低频频率段的测量，差频法通常用于高频频率段的测量。
但是随着数字电子技术的发展模拟测量方法正逐渐被数字测量方法取代，数字测量方法被越来越广泛的应用，下面就对其进行介绍。
1.3.2数字测量方法及其产生的误差分析
电子计数器也是一种利用比较法进行测量的最常见最基本的数字化仪器，是其它数字化测量仪器的基础，因而在时间/频率的测量中被广泛应用。
计数器测量方法是其典型的应用。
计数器测量方法是根据频率的定义，记下单位时间内周期信号重复的次数。
目前该方法被广泛应用的是电子计数器。
此方法的测量精度主要取决于基准时间和记数的量化误差，本次设计就是采用的电子计数器法，下面对其进行详细介绍。
传统的电子计数器法测频方法通常有以下两种:
一种是直接测频法，另一种是测周期法。
近年来在传统测频方法的基础上人们又提出了等精度恒误差测频法。
1直接测频法
所谓直接测频法是根据频率的定义，把被测频率信号经信号调理电路后，加到闸门的输入端，只有在闸门打开时间T（以秒计）内，通过计数器计数被测信号的脉冲个数N，从而通过频率的定义计算出被测信号的频率。
直接测频法的原理框图如图1-1所示。
脉冲调理电路将被测信号①转变成脉冲信号②，其频率与被测信号频率Fx完全相同，将它送入闸门。
闸门的开关时间由门控信号④控制。
脉冲⑤为在开门时间内通过闸门的被测脉冲信号被送至计数器计数，时基信号发生器产生精确的开门时间，若在开门期间计数器计数值为N，则被测信号的频率为:
Fx=N/T（式1.3）
图1-1直接测频法原理框图
2测周期法
测周期法是通过测量被测信号的周期来计算频率的。
其测量电路框图如图1-2所示。
被测信号经信号调理电路变成方波信号后，加到门控电路形成门控信号Tx，控制闸门开关。
在打开闸门期间，周期为To的时基信号通过闸门送到计数器计数。
设电子计数器计得的时钟脉冲个数为N，则有:
Tx=NTo
Fx=l/Tx=l/NTo=Fo/N（式1.4）
图1-2测量周期的原理框图
3等精度恒误差测频法
1）基本方法:
为了保证测试精度，一般对于高频信号采用直接测频法;对于低频信号采用测周期法，这就使得测试很不方便，因此人们近年来提出等精度恒误差测频法（多周期同步测频法）。
等精度恒误差测频法是在直接测频法的基础上发展起来的。
它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，消除了对被测信号计数所产生“士1误差”，并且达到了在整个测试频段的等精度测量。
等精度恒误差测频法是一种测量精度与被测信号频率无关的测频电路，图1-3给出了该等精度恒误差计数器的测频原理框图。
在测量时间内，被测信号Fx，经脉冲调理电路转换成脉冲信号后通过闸门A由计数器A计数，时基脉冲信号Fo通过闸门B由计数器B计数。
闸门A和闸门B的开关可由单片机通过控制闸门时间预置电路和同步门控电路来完成的，从而得到完全相同的闸门开门时间。
计数器A和计数器B在相同闸门时间T内对被测脉冲信号Fx和时基脉冲信号Fo分别计数Nx和No，且有:
Fx=Nx/T，Fo=No/T;
消去T有:
Fx=NxFo/No（式1.5）
图1-3等精度测频法原理框图
1.4时间继电器测试仪设计方案论证
依据前面的时间/频率测量原理及其误差分析，同时考虑到我单位目前使用的时间继电器的具体情况（所用的军用时间继电器都是数字信号输入并且率都比较高，具体的性能参数根据保密规定在此就不便作具体说明）以及结合实验室的具体情况，我们选择了直接测频方法来完成本次设计。
对于前面提到的等精度恒误差测频方法由于是近几年才发展起来的所以没有在本设计中采用，但是如果将来要对系统进行改进或升级则需要优先考虑这种方法，这也是本设计下一步需要完善的地方。
随着计算机技术、大规模集成电路技术、EDA技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具以及分离器件等已远远落后于当今技术的发展。
基于EDA技术和硬件描述语言（VHDL）的自上而下的设计方法正在承担起越来越多的数字系统设计任务。
本时间继电器智能测试仪的设计就采用了自上向下的设计方法，用单片机作为系统的主要控制部件，实现对整个电路的测试信号控制、数据运算处理、键盘扫描和控制液晶显示器的显示输出等。
以一块现场可编程逻辑器件FPGA芯片（AcExIK30），完成时基分频、时序逻辑控制、计数、输出等功能。
基于QuartusII，用VHDL语言编程对FPGA进行设计、编译、调试、仿真和下载，实现了测试仪的模块化设计。
这样相对于分离器件来说大大的缩小了体积、减轻了重量，提高了系统的集成度和可靠性。
在AT89552单片机控制下，当打开闸门时，被测器件时间继电器的信号和时间基准信号被送入计数器的输入端开始计数，当闸门信号关闭时计数器停止计数，单片机将FPGA内的12位十进制计数器的计数值读入其内存进行处理后，并将计数结果送LCD显示。
通过对本地键盘或远地可程控面板操作，可以分别对时间继电器和时基信号计数器的开启、停止计数功能进行控制，也可以对各个计数器进行初始化。
该系统除了能够测试我单位的时间继电器的准确性外，还可以用来测试数字信号的频率，对系统稍作改动还可以用于测量脉宽及占空比等。
AT89552单片机内含256字节RAM和SK字节快闪存储器，因此全部控制程序可装入单片机。
系统将单片机的控制灵活性及FPGA芯片（ACEX1K30）的现场可编程性相结合，不但大大缩短了开发研制周期、降低了设计成本，而且使本系统具有结构紧凑、体积小、重量轻、可靠性好、精度高、易于升级等优点。
第二章时间继电器测试仪的硬件电路设计
2.1时间继电器测试仪的组成及总体框图
时间继电器测试仪的组成如图2-1所示，它主要由被测时间继电器组、继电器测试仪主机系统和测试仪显示控制面板三部分组成、其核心部分由时间继电器测试仪主机系统组成，它主要包括CPU（AT89552单片机）、FPGA（现场可编程逻辑芯片ACEXIK30）、键盘、液晶显示等部分和其它各种接口等;其他部分还包括时间继电器组（可以同时最多测量8个不同规格的时间继电器）以及测试仪虚拟显示控制面板等组成。
系统复位后，各部分都处于准备工作状态。
在启动信号到来后，被测时间继电器的信号和基准频率信号在单片机的控制信号的控制下进入FPGA中的计数器计数，计数结束后其结果送到缓冲器，当单片机接收到计数结束信号后到缓冲器取出数据进行处理后送到液晶显示器进行显示输出。
键盘控制命令通过串口读入单片机，实现启动/停止测量、初始值设置、测时间继电器或者测频选择功能以及测时间继电器的时标设置和测频率时的闸门时间设置等。
测试仪虚拟显示控制面板也可以进行本地和远程测试设置和显示以及本地键盘所具有的一切控制功能。
时间继电器测试仪的总体框图如图2-2所示。
图2-1时间继电器测量仪组成框图
图2-2时间继电器测量仪总体框图
2.2单片机主控模块设计
AT89552是一种高性价比的微控制器，结合系统设计需要选用了这一元器件。
由于它是一款低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器。
使用Atrnel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。
片上Flash允许程序存储器在系统可编程，亦适于常规编程器。
在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得AT89s52能够为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
AT89552具有以下标准功能:
8k字节Flash，256字节RAM，32位1/0口线，看门狗定时器，2个数据指针，三个16位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。
另外，AT89552可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。
空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。
掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。
2.2.1单片机控制电路设计
单片机测频控制电路如图2-3所示，单片机通过总线与FPGA相连，并完成整个测量电路的测试控制、数据处理、键值输入和液晶显示输出的控制、管理等工作。
FPGA内部集成了门控电路、计数电路和分频电路等，从而完成各种测试功能。
1、系统的复位清零由单片机控制。
在每次钡!
量前都要对各个模块进行复位，从而保证在连续测量时的准确性。
2、Fs为标准频率信号输入端，是由5M的有源恒温晶振经过不同系数分频后提供不同时基频率。
3、系统的测继电器和测频功能是由单片机的CS0和CS1来控制的。
当CS0=1，CS1=0是测量时间继电器;CS0=0，CSI=1测量频率。
4、在进行时间继电器测量时闸门的开启、关闭时刻是通过时间继电器本身来控制的;在进行频率的测量时闸门的开启和关闭是通过键盘设置并由单片机进行控制。
5、FPGA在对被测信号进行计数时，采用12位十进制计数器进行计数，48位数据通过总线利用AT89S52单片机的P0口分6次将计数器中的数据全部读出。
被读出的6组8位数据经过单片机运算处理后，通过其P2口控制的地址编码控制数据的输出。
经处理的数据送液晶显示器显示输出，从而完成了系统的测试任务。
图2-3单片机控制电路
2.3基于VHDL及QuartusII设计测试仪模块
2.3.1VHDL语言简介
VHDL的英文全称是VHSIC（VeryHighSpeedIntegratedCircuit）HardwareDescriptionLanguage。
1983年由美国国防部（DOD）发起创建，由IEE（TheinstituteofElectricalandElectronicsEngineers）进一步发展并在1987年作为“IEE标准1076”发布。
1993年被更新为IEEE标准1164。
HDL的出现是为了适应电子系统设计的日益复杂。
若以计算机软件的设计与电路设计做个类比，机器码好比晶体管/MOS管;汇编语言好比网表;则HDL语言就如同高级语言，VHDL在语法和风格上类似于现代高级编程语言，如C语言。
但要注意，VHDL毕竟描述的是硬件，它包含许多硬件特有的结构。
现在VHDL被广泛用于:
电路设计的文档记录、设计描述的逻辑综合、电路仿真等。
VHDL及自顶向下的设计方法在大型数字系统设计中被广泛采用。
先用较抽象的语言（行为/算法）来描述系统结构，然后细化成各模块，最后可借助编译器将VHDL描述综合为门级。
设计过程一般如下:
1代码编写;
2由综合器（如Synplify，SynoPsys等）综合成门级网表;
3前仿真/功能仿真;
4布局/布线至某一类CPLD用PGA中;
5后仿真/时序仿真。
2.3.2QuartusII概述
QuartusII是Alera提供的FPGA/CPLD集成开发环境，Alera是世界最大可编程逻辑器件供应商之一。
QuartusII在21世纪初推出，是Alera前一代FPGA/CPLD集成开发环境MAX+PLUSII的更新换代产品，其界面友好、使用便捷。
在FPGA上可以完成开发的整个流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。
Alera的QuartusII提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系统（SOPC）设计的综合性环境和SOPC开发的基本设计工具，并为AleraDSP开发包进行系统模型设计提供了集成综合环境。
QuartusII设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。
QuartusII也可以利用第三方的综合工具，如LeonardSpectrum，并能直接调用这些工具。
同样QuartusII具备仿真功能，同时也支持第三方的仿真工具，如ModelSim等。
此外QuartusII与MATLAB和DSPBuilder结合，可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具。
QuartusII包括模块化的编译器。
编译器包括的功能模块有分析/综合器（Analysissynthesis）、适配器（Fitter）、装配器（Assembler）、时序分析器（TimingAnalyzer）、设计辅助模块（Design，Assistant）、EDA网表文件生成器（EDANetlistWriter）和编辑数据接口（CompilerDatabaseInterface）等。
可以通过选择startCompilation来运行所有的编译器模块，也可以通过选Start择单独运行各个模块。
还可以通过选择CompilerTool（Tools）菜单，在CompilerTool窗口中运行该模块来启动编译器模块。
在Tool窗口中，可以打开该模块的设置文件或报告文件，或打开其他相关窗口。
此外，QuartusII还包含许多十分有用的LPM（LibraryofParameterizedModules）模块，它们是复杂或高级系统构建的重要组成部分，在SOPC设计中被大量使用，也可在普通设计文件一起使用。
QuartusII提供的函数均基于器件的结构做了优化设计。
在许多实用情况中，必须使用宏功能模块才可以使用一些特定器件的硬件功能。
例如各类片上存储器、DSP模块、PLL等
QuartusII编译器支持的硬件描述语言有VHDL（支持VHDL‘87及VHDL’97标准）、VerilogHDL、AHDL（AleraHDL），AHDL是Alera公司自己设计、制定的硬件描述语言，是一种以结构描述方式为主的硬件描述语言，只有企业标准。
QuartusII允许来自第三方的文件输入，并提供了很多EDA软件的接口。
QuartusII持层次化设计，可以在一个新的编辑输入环境中对使用不同输入设计方式完成的模块（元件）进行调用，从而解决了原理图与HDL混合输入设计的问题。
在设计输入之后，QuartusII的编译器将给出设计输入的错误报告。
QuartusII拥有性能良好的设计错误定位器，用于确定文本或图形设计中的错误。
对于使用HDL的设计，可以使用QuartusII带有RTLViewer的观察综合后的RTL图。
在进行编译后，可对设计进行时序仿真。
在作仿真前，需要利用波形编辑器编辑一个波形激励文件，用于仿真验证时的激励。
编译和仿真经检测无误后，便可以将下载信息通过QuartusII提供的编程器下载入目标器件中了。
2.3.3电子系统的设计方法
1传统的设计方法
传统的数字电子系统或IC设计中，手工设计占了较大的比例。
一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。
手工设计方法的缺点是:
1）复杂电路的设计、调试十分困难;
2）如果某一过程存在错误，查找和修改十分不便;
3）设计过程中产生大量文档，不易管理;
4）对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此
可移植性差;
5）只有在设计出样机或生产出芯片后才能进行实测。
传统的集成电路设计流程图2-4所示。
图2-4传动的集成电路设计流程图
由传统的手工设计发展而来的自底向上的设计方法，在进行手工电路设计时，一个硬件系统的实现过程是从选择具体的元器件开始的。
过去，电子产品设计的基本思路一直是先选用标准通用集成电路芯片，再由这些芯片和其他元件自下而上的构成电路、子系统和系统。
这样设计出的电子系统所用元件的种类和数量均较多，体积与功耗大，可靠性差。
随着集成电路技术的不断进步，现在人们可以把数以亿计的晶体管，几万门、几十万门、甚至几百万门的电路集成在一块芯片上。
半导体集成电路己由早期的单元集成、部件电路集成发展到整机电路集成和系统电路集成。
电子系统的设计方法也由过去的那种集成电路厂家提供通用芯片，整机系统用户采用这些芯片组成电子系统的自底向上（bottom-up）设计方法改变为一种新的自顶向下（top-down）设计方法。
在这种新的设计方法中，由整机系统用户对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）来实现，且这些专用集成电路是由系统和电路设计师亲自参与设计的，直至完成电路到芯片版图的设计，再交由工厂加工，或者是用可编程ASIC例如（FPGA和CPLD）现场编程实现。
图2-5和图2-6所示为电子系统的两种不同设计方法的流程。
2“自顶向下”与“自底向上”的设计方法
随着集成电路发展，自底向上的设计方法已逐步被现代的自顶向下的设计方法所取代。
所谓自顶向下的设计，就是设计者首先从整体上规划整个系统的功能和性能，然后对系统进行划分，分解为规模较小、功能较为简单的局部模块，并确立它们之间的相互关系，这种划分过程可以不断地进行下去，直到划分得到的单元可以映射到物理实现。
图2-5自顶向下的设计方法流程图图2-6自底向上的设计方法流程图
自顶向下的设计方法是随着硬件描述语言（HDL）和EDA工具同步发展起来的。
硬件描述语言可以在各个抽象层次上对电子系统进行描述，而且借助于EDA设计工具，可以自动实现从高层次到低层次的转换，这就使得自顶向下的设计过程得以实现。
采用自顶向下的设计方法的优点是显而易见。
由于整个设计是从系统顶层开始的，结合模拟手段，可以从一开始就掌握所实现系统的性能状况，结合应用领域的具体要求，在此时就调整设计方案，进行性能优化或折衷取舍。
随着设计层次向下进行，系统性能参数将得到进一步的细化与确认，随时可以根据需要加以调整，从而保证了设计结果的正确性，缩短了设计周期，设计规模越大，这种设计方法的优势越明显。
自顶向下的设计方法的缺点就是需要先进的EDA设计工具和精确的工艺库的支持。
自顶向下的设计方法流程如图2-5所示。
与传统的设计方法相比EDA具有如下优点:
1）采用硬件描述语言作为设计输入。
用HDL语言对数字电子系统进行抽象的行为与功能描述到具体的内部线路结构描述，从而可以在电子线路的各个阶段、各个层次进行计算机模拟检验，保证设计过程的正确性。
可以大大降低设计成本，缩短设计周期。
2）库（Library）的引入。
EDA工具之所以能够完成各种自动设计过程，关键是有各类库的支持。
如
升级会员 