数字电路实验指导书第3稿Word文档下载推荐.docx
《数字电路实验指导书第3稿Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《数字电路实验指导书第3稿Word文档下载推荐.docx(16页珍藏版)》请在冰点文库上搜索。
其内容主要是画出实验所用的逻辑电路图和布线图,并附以简要的文字说明或注释,记录数据所用的表格,以及主要的注意事项。
2.布线阶段
在布线前,必须校准集成电路组件两排引脚的距离,使之与实验台的插孔距相吻合,将集成电路组件插入时,用力要轻,均匀,开始不要插得太紧,待确定集成电路组件的引脚和插孔位置一致后,再用力将其插牢。
这样可避免集成电路组件引脚弯曲或折断。
布线最好有顺序地进行,不要随意接线,以免漏接。
布线时应首先将电源地线以及实验过程中始终不改变电平的输入端接好,然后接信号流向顺序依次布线。
布线时可考虑用不同颜色导线以区别不同信号,这样便于观察与察错。
布线用的导线不宜太长,且应尽量避免导线相互重叠,跨越集成电路组件的上空以及无规则的交错连接在空中搭成网状等现象。
正确的方法是,将导线贴近实验板在组件周围走线。
这样既可提高电路的可靠性,又便于修正电路和更换实验组件,并且也便于检查和排除故障。
当实验电路所用集成组件较多时,在布线前最好先对集成组件进行逻辑功能测试,这样可避免组件功能不正常而导致电路工作不正常。
3.调试阶段
按照预习报告中拟定好的实验步骤进行,边实验,边观察,同时记录实验现象,并将观察记录结果与原设计进行比较,以便分析判断实验是否正常。
在实验中,若电路不能完成预期的逻辑功能,就称电路有故障。
产生故障的原因有下面几种:
(1)电路设计错
(2)布线错误
(3)集成电路组件使用不当或功能不正常
(4)实验台不正常
在实验中,如果出现故障,首先应验证实验本身的正确性,即操作是否正确,组件是否损坏,布线是否有错误等。
其次应检查所设计的电路图是否能满足逻辑功能的要求。
在排除故障和错误的过程中,对观察到的现象进行分析和逻辑推理,从而初步判断故障的性质和原因,并对排错的方法,修正后的设计方案等作详细记录。
4.实验报告
做完实验后,应对实验结果进行分析处理,从理论上加以总结,从而加深对所学理论的认识和理解。
写实验报告就是对上述过程的书面总结。
实验报告一般包括以下几项内容:
(1)实验目的;
(2)实验所用设备和器件;
(3)实验设计方案及逻辑图;
(4)实验步骤和实验记录;
(5)对观察结果的分析,处理和讨论。
二.实验台介绍
1.数字逻辑实验台采用JYS-3型计算机组成原理实验仪,实验仪机箱布置见下表。
左箱
右箱
工具导线盒
直流稳压电源
微程序控制器
时钟、时序发生器
运算器
数据通路
接线端子
(ABCDEF6行20列)
通用设计板
操作面板
(开关、指示灯)
2.JYS-3实验箱使用说明
(1)开关K0~K25:
拨到上面位置为”1”,拨到下面位置为”0”。
(2)指示灯L0~L25:
当L0~L25中的某一位接入一个高电平(或变电位时),则对应的灯亮;
(3)当输入一个低电平(不输入信号,或输入一个高阻状态时);
则对应的灯灭。
(4)在面板上无任何连线的情况下,R-S触发器P0、P1、P2的状态:
在按动相应的按扭P0时,在相应的P0、/P0端产生一个单次脉冲其脉冲宽度与按动的时间有关。
在P0、P1、P2上产生正脉冲,在/P0、/P1、/P2上产生负脉冲。
(5)脉冲的产生:
该实验箱可以产生一组时序信号T1、T2、T3、T4。
(6)时钟电路:
该实验箱可以提供一组方波信号发生器,输出频率QA为2MHZ,QB为1MHZ,QC为500KHZ,此方波信号为实验时钟及产生时序信号的时钟。
(7)注意事项:
实验台右半部分“通用设计板”芯片脚号中,凡是缺两个脚号的,是芯片的“电源”和“地”脚,可以不接线。
因为在实验台的内部,已将所有的“电源”和“地”脚公共的连接起来,形成公共的“电源”和“地”端。
三.实验一逻辑门功能验证及应用电路实验
1.实验目的:
(1)了解并掌握基本逻辑门电路的逻辑功能;
(2)学习实验台的使用方法。
2.实验所用器件:
四与非门组件2片,型号为:
74LS00
四OC门组件1片,型号为:
74LS01
四或非门组件1片,型号为:
74LS02
二与或非门组件1片,型号为:
74LS51
四异或门组件1片,型号为:
74LS86
四三态门组件1片,型号为:
74LS125
3.预习要求:
(1)查出实验用器件引脚功能,画出实验电路图;
(2)复习TTL各逻辑门电路的工作原理;
(3)按实验内容要求设计电路。
4.实验内容
(1)测试实验所用器件的逻辑功能,填写真值表。
(2)用最少量的与非门实现异或门的功能。
(3)用异或门组成求反电路。
(4)用三态门组成总线传输电路。
5.实验要求
记录各实验观察结果并与理论所得各真值表进行比较。
6.思考
任何一逻辑电路均可分别用与非门,或非门,与或非门实现,为什么?
四.实验二组合电路功能验证及应用电路实验
(1)熟悉常用组合逻辑芯片的功能;
(2)掌握组合逻辑电路的设计方法。
2.实验所用器件
3-8线译码器一片,型号为:
74LS138
8路数据选择器一片,型号为:
74LS151
4位数码比较器一片,型号为:
74LS85
四输入端与非门一片,型号为:
74LS20
四与非门一片,型号为:
3.实验内容
(1)验证74LS148,74LS85,74LS151的功能。
(2)用74LS151、74LS00和74LS20组成一位全加器。
(3)用74LS138和74LS20组成一位全加器。
4.实验要求
记录各实验观察结果并与各器件功能表和一位全加器真值表进行比较。
5.思考
分别用与非门,或非门,与或非门设计一位全加器,并设计实验方案。
五.实验三触发器功能验证及应用电路实验
1.实验目的
(1)熟悉常用触发器的功能及应用;
(2)熟悉时序逻辑电路的状态分析;
(3)熟悉用示波器观察时序波形。
2.实验所用器件
D触发器二片,型号为:
74LS74
与非门一片,型号为:
3.实验内容及要求
(1)验证74LS74的逻辑功能,填写功能表,注意观察上升,下降沿触发方式。
(2)用D触发器和与非门组成JK触发器。
(3)由D触发器分别构成四位循环,观察电路状态,找出有效循环状态,并与理论分析进行比较。
(4)用D触发器(74LS74)组成四分频器,用示波器观察时序波形。
4.思考
实验中计数器电路的初始状态对电路工作有何影响,时序电路自启动的意义。
六.实验四时序电路功能验证及应用电路实验
(1)熟悉移位寄存器的逻辑功能;
(2)熟悉中规模集成计数器功能,学会使用七段字形译码器及共阴极七段LED数字显示器并构成实际电路。
四位二进制加法计数器1片,型号为:
74LS161
七段字形译码器1片,型号为:
74LS48
共阳极七段LED数字显示器1只
寄存器1片,型号为:
74LS194
(1)验证寄存器(74LS194)、计数器(74LS161)的逻辑功能,填写功能表。
(2)用计数器(74LS161)、译码器(74LS48)、显示器(LED514R)组成计数译码显示电路,设计摸十计数器。
要求按实验内容设计电路、并画出接线图。
如何把上述电路设计成一数字频率计。
七.实验五串行加法器的设计
熟悉并掌握用中规模集成电路设计逻辑电路的方法。
4位移位寄存器组件2片,型号为:
四位并行加法器组件1片,型号为:
74LS283
D触发器1片,型号为:
(1)按如下串行加法器框图设计电路图实现四位二进制的加法。
为了清楚地看到逐位相加情况,时钟脉冲应采用单脉冲,注意电路清“0”作用。
(2)任意给定X,Y,给电路加入4个单脉冲,观察电路工作情况。
4个脉冲后,X+Y的和存放在A中,X+Y的最高位即进位存放在何处。
串行加法器的加法速度如何计算。
八、实验六汽车尾灯控制器的设计
1、实验目的
掌握用中规模集成电路设计控制器逻辑电路的方法。
2、实验所用器件
四与非门2片,型号为:
3-8线译码器1片,型号为:
3、实验内容及要求:
设计一个汽车尾灯控制器,实现对汽车尾灯显示状态的控制。
在汽车尾部左右两侧各有3个指示灯(用发光二极管模拟),根据汽车运行情况,指示灯具有4种显示模式:
1)汽车正向行驶时,所有指示灯处于熄灭状态。
2)汽车右转弯时,右侧的3个灯按右循环顺序点亮。
3)汽车左转弯时,左侧的3个灯按左循环顺序点亮。
4)汽车临时刹车时,左右两侧的指示灯同时处于闪烁状态。
(有关电路参看教材P339,9.5.1,并用D触发器设计三进制计数器)
九、实验七数字马表的设计
其它元件在实验室提供的元件中自由选择
设计一个数字马表电路,具体要求如下:
1)电路有一个输入按键,按一次电路清“0”,按二次读秒计时显示,按三次停止读秒保持当前读秒值,再按一次电路又清“0”。
2)应用实验设备的秒脉冲信号作为计时基准,设计能显示60秒循环的计数马表。
3)显示60秒的个位0—9应用七段显示器(LED514R)译码显示电路,十位0—5应用三个灯显示。
十、实验八数字密码锁电路的设计
4位数码比较器2片,型号为:
74LS00,
三与非门1片:
74LS20,或非门1片:
4位移位寄存器2片,型号为:
设计一个数字密码锁电路,具体要求如下:
1)电路输入端接收8位二进制密码,当密码正确时输出F为1,锁打开;
否则输出F为0,锁关闭。
2)8位密码由4个逻辑开关分时,先输入高4位,后输入低4位。
3)当输入密码错误时,亮红灯报警。
常用芯片
1.74LS07(OC门,高电平输出)
2.74LS244(四三态门)
3.74LS151(8选1多路选择器)
为选通,低电位有效
4.74LS85(四位比较器)
5.74LS74(正沿触发双D触发器)
6.74LS161(四位二进制加法计数器)
G1,G2为使能端
CO为进位
7.74LS283(四位并行加法器)
A、B皆为各位输入
∑皆为各位的和输出
CI为低位来的进位,输入
CO为向高位的进位,输出
74LS01(集电极开路2输入端四与非门(OC))
6.74LS112(负沿触发双J-K触发器)
7.74LS125(四总线缓冲门(三态输出))