微机原理含单片机总复习.docx
《微机原理含单片机总复习.docx》由会员分享，可在线阅读，更多相关《微机原理含单片机总复习.docx（14页珍藏版）》请在冰点文库上搜索。
微机原理含单片机总复习
一、微型机
分类
指标
组成
4位、8位、16位、32位
单片机、个人计算机、笔记本、掌上电脑
CPU位数
CPU主频
内存容量和速度
硬盘容量
冯诺依曼结构
CPU
存储器
I/O接口
系统总线
微处理器
微型计算机
微型计算机系统
CPU，计算机的核心
由CPU、存储器、I/O接口和系统总线组成
即主机
在微型计算机基础上，配上系统软件、应用软件、外部设备
本课主要讲述微型机的组成部分CPU、系统总线、I/O接口、存储器的工作原理和连接。
二、CPU
组成：
算数逻辑部件、累加器和寄存器组、控制器
性能
8086
8051
指标
字长：
16位
主频：
4.7MHz
字长：
8位
主频：
12MHz
总线
数据总线：
16位D0-D15
地址总线：
20位A0-A19，BHE
控制总线：
WR、RD、M/IO
总线型：
数据总线：
8位
地址总线：
16位
控制总线：
WR、RD、PSEN
非总线型：
不扩展总线
组成
BIU（总线接口部件）
段寄存器（CS、DS、ES、SS）
指令指针（IP）
地址加法器
指令队列（6字节）
EU（执行部件）：
算数逻辑部件（ALU）
通用寄存器（AX、BX、CX、DX）
专用寄存器（BP、SP、SI、DI）
标志寄存器FR
运算器
累加器ACC
寄存器B
程序状态字寄存器PSW
控制器
程序计数器PC
指令寄存器IR
定时与控制逻辑
复位
高电平、4个时钟周期
复位状态：
CS：
FFFFHIP：
0000H
其他：
0
低电平，2个机器周期（机器周期=12个晶荡周期或6个时钟周期）
复位状态：
PC=0000H
P0~P3=FFH，各口可用于输出，也可用于输入；
SP=07H，第一个入栈内容将写入08H单元；
IP、IE和PCON的有效位为0
PSW=00H，当前工作寄存器为0组。
I/O与存储器
寻址/编址
存储器（M/IO高电平）：
1M
I/O（M/IO低电平）：
64K
特殊地址：
0:
0000--0:
03FFH中断向量表
FFFF:
0000复位地址
分段管理（编址）：
段寄存器值左移4位+偏移量
程序存储器：
64K
特殊地址
0000H：
复位地址
0003H：
外部中断0中断服务程序地址
000BH：
定时器0中断服务程序地址
0013H：
外部中断1中断服务程序地址
001BH：
定时器1中断服务程序地址
0023H：
串行通讯中断服务程序地址
数据存储器：
外部64K
内部128Bytes
00H-1FH：
寄存器组区R0-R7，四组
20H-2FH：
位寻址区
30H-7FH：
通用数据存储区
80H-FFH：
特殊功能寄存器区
单独编址指令区分IN
OUT
与存储器统一编址指令相同
地址锁存A0-A19、BHE（3片）
16位数据总线
地址锁存A0-A15（1片）
8位数据总线
M/IO区分存储器和IO
16位内存
BHE、A0组合
A0=0BHE=1按字节访问偶地址存储体
A0=1BHE=0按字节访问奇地址存储体
A0=0BHE=0按字访问
A0=1BHE=1无效
为提高读写效率，字地址从偶地址开始。
程序存储器需要PSEN信号
数据存储器需要RD、WR信号
总线时序
最小模式：
四个时钟周期
T1：
输出M/IO、地址、ALE、BHE
T2：
输出状态S3-S6
RD
WR和DB
T3：
RD
存储器或IO送数据到DB
Tw：
需要时插入
T4：
撤销所有操作
中断
支持256个中断
硬件中断
非屏蔽中断（NMI）
可屏蔽中断（INTR）
软件中断
专用中断
0：
除0中断
1：
单步中断
2：
非屏蔽中断
3：
断点中断
4：
溢出中断
中断向量（中断服务程序地址）
0:
0000--0:
03FFH中断向量表
CS：
IP，共4个字节
前两个存放IP，后两个存放CS
0:
0080H开始的4个字节存放10H、20H、30H、40H则20H号中断服务程序地址为4030H：
2010H
支持5个中断
外部中断0、1
定时器中断0、1
串口中断
两级优先级
0003H：
外部中断0中断服务程序地址
000BH：
定时器0中断服务程序地址
0013H：
外部中断1中断服务程序地址
001BH：
定时器1中断服务程序地址
0023H：
串行通讯中断服务程序地址
中断响应过程
可屏蔽中断
条件：
INTR接受中断请求（高电平）
IF=1
执行完当前指令
响应：
向INTA发两个负脉冲，从DB接收中断号，依次做：
保护标志寄存器（入栈）
IF（中断允许）、TF（跟踪标志、单步标志）清零
保护断点，下条指令的CS：
IP
根据中断号得到中断向量，装入IP、CS。
软件中断：
指令：
INT
中断服务程序返回：
IRET
响应条件：
中断源有中断请求
此中断源的中断允许位为1
CPU开中断（即EA=1）
中断服务的进入：
CPU执行程序过程中，在每个机器周期的S5P2期间，中断系统对各个中断源进行采样。
这些采样值在下一个机器周期内按优先级和内部顺序被依次查询。
如果某个中断标志在上一个机器周期的S5P2时被置成了1，那么它将于现在的查询周期中及时被发现。
接着CPU便执行一条由中断系统提供的硬件LCALL指令，转向被称作中断向量的特定地址单元，进入相应的中断服务程序。
遇以下任一条件，硬件将受阻，不产生LCALL指令：
CPU正在处理同级或高优先级中断；
当前查询的机器周期不是所执行指令的最后一个机器周期。
即在完成所执行指令前，不会响应中断，从而保证指令在执行过程中不被打断；
正在执行的指令为RET、RETI或任何访问IE或IP寄存器的指令。
即只有在这些指令后面至少再执行一条指令时才能接受中断请求。
堆栈
每次压入、弹出一个字或双字
入栈时堆栈指针减操作，先入栈，在减2
堆栈区在内部RAM。
复位似，堆栈指针SP=07H
堆栈指针SP先加1，数据再压入SP指向的单元
每次压入/弹出1个字节
总线出让
中断请求HOLD（高电平）
出让标志HLDA（高电平）
支持DMA
不支持
接口
中断控制器、定时计数器、通用I/O口、串行通讯口、RAM、ROM
三、总线
片总线、内总线、外总线
并行总线、串行总线
并行总线：
DB、AB、CB
并行总线扩展：
地址锁存，分离地址总线和数据总线
译码电路：
对存储器或接口电路器件操作选择。
对地址总线上的编码数据进行译码。
74LS138、139、GAL等
四、存储器与I/O接口
1接口部件准备好
系统如何知道接口部件已经准备好数据等待CPU提取，或准备接受CPU送来的数据
查询方式：
检测接口状态寄存器中“准备好”位或管脚，准备好则传输数据
无条件传送：
确定外设接口已经准备就绪，直接传输信息。
条件传送方式（查询方式）：
Step1：
读取状态字（或状态引脚）
Step2：
检测（相应位）是否满足“就绪”条件，不满足回到Step1.
Step3：
传送数据
中断方式：
接口发中断请求
响应中断，中断服务程序实现数据传输
DMA方式：
接口向DMA控制器发送请求，
DMA控制器向CPU发送总线控制权请求
DMA接管总线，传输数据
2优先级
硬件确定：
速度快，硬件开销大
软件确定：
简单、灵活、速度慢
二者结合：
3要考虑的问题
速度匹配问题
总线的负载能力
片选信号的产生机制
4接口接入总线要求
输入缓冲：
三态缓冲器，以便于数据总线相连。
输出锁存：
将CPU写出的数据锁存，解决CPU与外设匹配的问题。
5寻址
各类信息在接口中进入不同的寄存器，通常称为I/O端口（port），每个端口有一个唯一的地址。
数据端口：
对来自CPU和内存的数据或者发送到CPU和内存的数据起缓冲作用
状态端口：
存放外部设备或者接口部件本身的状态
控制端口（命令端口）：
存放CPU发出的命令，以便控制接口或设备的动作。
数据输入端口、状态端口：
只读
数据输出端口、控制端口：
只写
通常：
数据输入端口和数据输出端口的地址一致，通过读写指令区分。
状态端口和命令端口地址一致。
有了端口地址，CPU与外设的IO操作归结为接口芯片各端口的读写操作。
体现出I/O与存储器类似。
6数据缓冲
缓冲区：
由于系统速度与接口速度不匹配，用于暂时存储传输数据的内存空间（存储器）。
输入缓冲区：
系统从外设提取一系列数据放到输入缓冲区，全部提取后再处理使用这些数据。
输出缓冲区：
系统先把数据放到输出缓冲区，然后再输出到外设。
数据结构：
队列（循环队列）
计算机系统中有多个缓冲区（队列）：
键盘缓冲区、打印缓冲区等
7片选信号：
线选法、全译码、部分译码、混合译码
存储器
并行接口
定时/计数器接口
模拟量接口
人机接口
串行接口
6264-512
2764-27512
8255
8253
模入0809
模出0832
键盘
显示
8251
微型机三级结构
缓存、
内存、
外存
单位：
KB、MB、GB、TB
类型：
ROM：
EPROM、
EEPROM
RAM：
SRAM、DRAM
FLASH：
FLASHROM
译码电路
3个功能完全相同的通道。
每个通道为1个16位的减1计数器。
可进行二进制或十进制（BCD码）计数。
二进制计数时，初值范围为0000H~FFFFH,最大计数值是0000H，代表65536。
BCD码计数时，初值范围为0000~9999，最大计数值是0000，代表10000。
主要技术指标
分辨率
量化误差
转换时间
类型
逐次比较型
积分型
压频变换型
Σ-△型
模拟电压的连接；数据输出线和系统总线的连接；启动信号的供给；转换结束信号以及转换数据的读取；模拟电路和数字电路的接地问题；参考电源
独立键盘
矩阵键盘
基本概念
同步通讯
异步通讯
异步通讯数据楨格式
传输方向
单工
半双工
全双工
电气标准
RS-232
RS-422
RS-485
并口存储器接口：
数据线：
8条/16条
地址线：
log2容量、CS
控制线：
RD、WR、OE
方式0：
基本I/O方式
方式1：
选通IO
方式2：
双向IO
方式0：
计数结束则中断
方式1：
可编程的单稳态触发器
方式2：
分频器（速率波发生器）
方式3：
方波发生器
方式4：
软件触发的选通信号发生器
方式5：
硬件触发的选通信号发生器
主要技术指标
分辨率
线形度
建立时间
类型
网络解码型
R-2R梯形电阻网络
PWM型
按键识别
行扫描法
行反转法
LED
静态显示
串口
并口
动态显示
存储器扩展
超过CPU寻址范围的存储器扩展
设置工作模式
控制字
基本输入输出程序设计
各种方式下技术初始值的计算
设置工作模式
控制字
程序
模入模出的接口设计
启动模入转换和读取结果程序
模出接口设计，输出波形程序
键盘设计
键盘识别程序
设置工作模式流程
串行通讯时序
复习题
1.什么是微处理器、微型计算机、微型计算机系统？
2.计算机内存和外存有何不同。
3.8086、8051CPU的各引脚的功能与作用。
8086和8051系统的复位状态。
4.8086和8051CPU标志寄存器各有多少位？
分几类？
各标志位的含义是什么？
5.8086/8088微处理器由哪些主要部件组成？
其主要功能是什么？
6.总线结构及其作用，总线的种类；总线驱动器的作用？
不同总线的驱动有何不同。
7.简述8086微处理器的总线接口部件和执行部件的组成及动作过程。
8.一个基本的总线周期由几个时钟周期组成？
各时钟周期所进行的操作是什么？
8086和8051CPU的时钟周期，基本的总线周期、机器周期有何不同。
9.8086和8051是如何实现地址数据复用的？
10.8086的数据传输特性是什么样的？
为什么常用AD0作低八位数据选通信号？
11.8086在最小模式下至少需要几片8位锁存器？
除AD0-AD15需要锁存外，还有那几根信号需要锁存？
12.较详细地对8086的256个中断进行分类（要列举0-4号中断）并对中断优先级排队。
13.8086的终端系统可以处理多少种中断？
其中断类型如何确定？
14.8051与8086中断管理的异同点，简述8086和8051的中断处理过程？
15.什么是中断类型、中断向量、中断向量表？
简述非屏蔽中断NMI和可屏蔽中断INTR的异同点。
硬件中断和软件中断的主要区别是什么？
16.8086最小模式下的读、写操作时序图。
17.无条件传送方式、条件传送方式、中断方式、DMA方式的特点．
18.8086系统中，I/O端口的寻址方式有几种？
其特点是什么？
19.8051I/O寻址方式；输入输出口的操作方法。
20.8086和8051CPU各用多少根地址线对I/O端口寻址？
可以对多少个端口寻址？
21.8051与8086的寻址方式有何异同。
8051内部存储器分为哪几个空间、如何区分不同空间的寻址。
8051外部存储器的分哪几个空间。
22.串行通讯中全双工、半双工、单工的含义；异步通讯、同步通讯。
各种工作方式下的数据格式。
23.译码及片选信号产生的方法。
24.简述RAM和ROM的分类、区别和用途。
用8位芯片扩展存储器,确定各芯片的连线、地址空间。
8086分段模式存储器管理的特点。
CPU与外部存储器以及IO设备连接时需要考虑哪些问题
25.矩阵键盘的接口、按键识别方法和程序。
26.8255和8253的各种工作模式、与总线接口。
27.A/D、D/A转换器输入与输出之间的关系、分辨率、量化误差的含义。
28.ADC0809、ADC0832的工作原理、接口。
采用D/A器件实现波形生成器的硬件连线、程序。
升级会员 