篮球竞赛24秒计时器数电课程设计.docx
《篮球竞赛24秒计时器数电课程设计.docx》由会员分享，可在线阅读，更多相关《篮球竞赛24秒计时器数电课程设计.docx（17页珍藏版）》请在冰点文库上搜索。
篮球竞赛24秒计时器数电课程设计
《数字电子技术》课程设计说明书
课题名称：
篮球竞赛24秒计时器设计
专业：
电气工程及其自动化
班级：
电气1202班
指导老师：
***
******
计数器概述
篮球竞赛24秒计时器功能
随着信息时代的到来，电子技术在社会生活中发挥这越来越重要的作用，运用模电和数电知识设计的电子产品成为社会生活中不可缺少的一部分，特别是在各种竞技运动中，定时器成为检验运动员成绩的一个重要工具。
在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。
本课程设计的“篮球竞赛24秒计时器”可用于篮球比赛中，用于对球员持球时间24秒限制。
一旦球员的持球时间超过了24秒，它就自动报警从而判定此球员的犯规。
本设计只要完成：
显示24秒倒计时功能：
系统设置外部操作开关，控制计时器的直接清零、启动、暂停、连续功能；在直接清零时，数码管显示器灭灯，计时器为24秒递减计时其计时间间隔为1秒，计时器递减计时到零时，数码管显示器不灭灯，同时发出光电报警信号等。
设计任务及要求
基本要求
（1）显示24秒计时功能。
（2）设置外部操作开关控制计时器直接清零、启动、暂停/连续功能。
（3）计时器为24秒递减计时器，其计时间隔为1秒。
（4递减计时到零时，显示器不能灭灯，同时发出光电报警信号。
设计任务及目标
（1）根据原理图分析各单元电路的功能；
（2）熟悉电路中所用到的各集成块的管脚及其功能；
（3）进行电路的装接、调试、直到电路能达到规定的设计要求；
（4）写出完整、详细的课程设计报告
主要参考器件
555晶体定时器
74LS00
74LS48译码器
74LS192十进制可编程同步加锁计数器
电路设计原理与单元模块
设计原理
24秒计时器的总体参考方案框图如图2-1所示。
它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路等五个模块组成。
其中计数器和控制电路是系统的主要模块。
计数器完成24秒计时功能.而控制电路完成计数器的直接清零、启动计数、暂停/连续计数;译码显示电路的显示与灭灯、定时时间到启动报警等功能。
图2-124秒计时器系统设计框图
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但是设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡其构成。
译码显示电路由74LS48（译码器）和共阴极七段LED显示器组成。
报警电路在试验中可用发光二极管与蜂鸣器代替。
设计方案
在本设计中，首先设计好24进制计数器，因为它作为本设计的核心部分，是设计的最主要的一部分。
在此次设计中，我们选择74LS192进行24进制同步减法计数。
同时选择74LS48作为BCD码译码器来对7段数码显示管进行译码驱动，选择两个七段数码显示管进行显示。
根据设计要求，本课程设计采用555计时器制成的多谐振荡器，来进行秒脉冲的输入。
在本设计中，因为我们需要对其进行暂停、清零、报警等控制，所以我们使用了三个开关来控制计数器的各功能的实现，从而实现了各种功能的实现。
各单元电路的设计
24进制计数器的设计
根据设计要求，本设计需要实现24进制递减功能，所以本设计采用十进制同步减法计数，因此使用74LS192来实现计数功能。
十进制可逆计数器74LS192引脚排列及逻辑符号如图2.3.1（a）、（b）所示，它具有双时钟输入，并具有清除和置数等功能。
（a）引脚排列（b）逻辑符号
图2.3.174LS192的引脚排列及逻辑符号
图中：
为置数端，
为加计数端，
为减计数端，
为非同步进位输出端，
为非同步借位输出端，P0、P1、P2、P3为计数器输入端，
为清除端，Q0、Q1、Q2、Q3为数据输出端。
其功能表如下图2.3.2所示：
输入
输出
MR
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
×
×
×
×
×
×
×
0
0
0
0
0
0
×
×
d
c
b
a
d
c
b
a
0
1
↑
1
×
×
×
×
加计数
0
1
1
↓
×
×
×
×
减计数
图2.3.274LS192的功能表
在本次设计中，因为我们要实现24进制计数功能，所以我们首先应该对计数器进行置数，由于（24）10=（00100100）8421BCD所以要先对741192两芯片进行置数，令第一块集成块的置数端Q3Q2Q1Q0=0010，令第二块的为Q3Q2Q1Q0=0100。
把第二块芯片的借位端
与第一块芯片的脉冲输入端相连，从而进行实现借位功能。
数码显示译码器的设计
在本设计中，根据设计的要求，我使用74LS48译码器来驱动共阴极数码显示管，74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。
74LS48的引脚图和功能表分别如图2.3.3和表2.3.1所示。
图2.3.3<74ls48引脚图>
表2.3.174LS48的功能表
输入
输出
字
形
数字
LT
RBI
DCBA
BI/RBO
abcdefg
0
1
2
3
4
5
6
7
8
9
1
1
1
1
1
1
1
1
1
1
1
X
X
X
X
X
X
X
X
X
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1
1
1
1
1
1
1
1
1
1
1111110
1100000
1101101
1111001
0110011
1011011
1011111
1110000
1111111
1111011
0
1
2
3
4
5
6
7
8
9
消隐
脉冲消隐
灯测试
X
1
0
X
0
X
XXXX
0000
XXXX
0
0
1
0000000
0000000
1111111
8
七短数码显示管的引脚图如图2.3.4所示，其中3脚和8脚相连为公共端，在电路中接地，6脚为小数点引脚，设计中不需要对其处理。
图2.3.4七短数码显示管的引脚图
秒脉冲的设计
根据设计要求，本电路需要产生间隔为一秒的时间脉冲，完成正确的计数功能。
所以选择555定时器来设计此模块。
从而产生标准的秒脉冲。
1．器件特性
555定时器是一种中规模集成电路，外形为双列直插8脚结构，体积很小，使用起来方便。
只要在外部配上几个适当的阻容元件，就可以构成史密特触发器、单稳态触发器及自激多谐振荡器等脉冲信号产生与变换电路。
它在波形的产生与变换、测量与控制、定时电路、家用电器、电子玩具、电子乐器等方面有广泛的应用。
集成555定时器有双极性型和CMOS型两种产品。
一般双极性型产品型号的最后三位数都是555，CMOS型产品型号的最后四位数都是7555.它们的逻辑功能和外部引线排列完全相同。
器件电源电压推荐为4．5～12V，最大输出电流200mA以内，并能与TTL、CMOS逻辑电平相兼容。
其主要参数见图2.3.5
555定时器的内部电路框图及逻辑符号和管脚排列分别如图2.3.6和内部结
构如图2.3.7所示。
引脚功能：
Vi1（TH）：
高电平触发端，简称高触发端，又称阈值端，标志为TH。
Vi2（
）：
低电平触发端，简称低触发端，标志为
。
VCO：
控制电压端。
VO：
输出端。
Dis：
放电端。
：
复位端。
555定时器内含一个由三个阻值相同的电阻R组成的分压网络，产生
VCC和
VCC两个基准电压；两个电压比较器C1、C2；一个由与非门G1、G2组成的基本RS触发器（低电平触发）；放电三极管T和输出反相缓冲器G3。
是复位端，低电平有效。
复位后,基本RS触发器的
端为1（高电平），经反相缓冲器后，输出为0（低电平）。
分析图2.2.3.1的电路：
在555定时器的VCC端和地之间加上电压，并让VCO悬空，则比较器C1的同相输入端接参考电压
VCC，比较器C2反相输入端接参考电压
VCC，为了学习方便，我们规定：
当TH端的电压>
VCC时，写为VTH=1，当TH端的电压<
VCC时，写为VTH=0。
当
端的电压>
VCC时，写为VTR=1，当
端的电压<
VCC时，写为VTR=0。
低触发：
当输入电压Vi2<
VCC且Vi1<
VCC时，VTR=0，VTH=0，比较器C2输出为低电平，C1输出为高电平，基本RS触发器的输入端
=0、
=1，使Q＝1，
＝0，经输出反相缓冲器后，VO＝1，T截止。
这时称555定时器“低触发”；
保持：
若Vi2>
VCC且Vi1<
VCC，则VTR=1，VTH=0，
=
=1，基本RS触发器保持，VO和T状态不变，这时称555定时器“保持”。
表2.2.2555定时器控制功能表
输入
输出
TH
VO
Dis
×
>VCC
×
>VCC
×
L
H
H
H
L
H
不变
L
导通
截止
不变
导通
高触发：
若Vi1>
VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，基本RS触发器因
=0，使
＝1，经输出反相缓冲器后，VO＝0；T导通。
这时称555定时器“高触发”。
VCO为控制电压端，在VCO端加入电压，可改变两比较器C1、C2的参考电压。
正常工作时，要在VCO和地之间接0．01μF（电容量标记为103）电容。
放电管Tl的输出端Dis为集电极开路输出。
555定时器的控制功能说明见表2.2.2
根据555定时器的控制功能，可以制成各种不同的脉冲信号产生与处理电路电路，例如,史密特触发器、单稳态触发器、自激多谐振荡器等。
在此次设计中，采用多谐振荡器来设计。
2．自激多谐振荡器
图2.3.8所示为自激多谐振荡器电路和波形图。
自激多谐振荡器用于产生连续的脉冲信号。
电路采用电阻、电容组成RC定时电路，用于设定脉冲的周期和宽度。
调节RW或电容C，可得到不同的时间常数；还可产生周期和脉宽可变的方波输出。
脉冲宽度计算公式：
Tw1=0.7（R1+R2）CTw2=0.7R2C
振荡周期计算公式：
T=0.7（R1+2R2）C≈1s
图2.3.8
分析方法与单稳态电路相似，但电容器C的充电电阻是R1+R2，放电电阻是R2。
当VC是低电平时，555定时器低触发，VO为高电平，放电管T截止，电容器经（R1+R2）充电，当充电至VC=VTH>
VCC时，电路高触发，输出VO变为低电平，放电管T导通，电容器经R2放电，当放电至VC=VTR<
VCC时，电路又进入低触发，VO变为高电平，如此周而复始，循环不止，输出连续脉冲信号。
各控制开关的设计
启动、暂停、清零功能的设计
在本次设计中，由于设计的要求，要实现计数器的暂停、复位和启动控制，所以需要设计三个开关来控制电路，对于启动和清零开关而言，我们只需设计一个以电平的高低来控制的按键开关即可，把开关一端接地，另一端通过一电阻接电源，其中启动开关和74192的11脚相连，而清零开关与74192的14脚相连即可。
在这里，主要介绍暂停开关的设计，因为实际使用时开关会有抖动现象，所以我用基本RS触发器来设计暂停开关相连，用来消除抖动。
基本RS触发器如图2.3.9为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和保持三种功能。
通常称
为置“1”端，因为
=0时触发器被置“1”；
为置“0”端，因为
=0时触发器被置“0”。
当
=
=1时状态保持，当
=
=0时为不定状态，应当避免这种状态。
图2.3.9二与非门组成的基本RS触发器
（a）逻辑图（b）逻辑符号
基本RS触发器的逻辑符号见图2.3.9（b），二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。
输入74192的时钟脉冲由下图2.3.10所示电路输出接到74LS192的CPD脚。
还有一端输入由借位信号输入。
图2.3.10
由于元器件限制，本设计中所使用的2进1出和3进1出的与非门均由集成芯片代替，其中2进1出芯片为74LS00，3进1出为74LS10，由于芯片很简单，所以没有过多介绍。
以下图2.3.11为两芯片的引脚图。
图2.3.11
总电路设计仿真图
各控制开关的使用功能
电路图如上图所示，根据设计要求，要达到清零、暂停、复位和报警功能，所以在此设计中，使用了三个开关来实现各功能。
电路通过开关S1来控制电路的启动和复位功能，它通过接高低电平输入74192的预置端11脚来控制计数器的启动和复位。
开关S2控制计数器的清零功能，它通过输入高低电平的输入74192的14脚CR清除端来实现清零功能。
而S3则通过加高低电平来实现基本RS触发器，从而控制计数器的暂停和连续功能。
结论
本设计主要通过模块化思想，逐步实现设计所需达到的功能要求；
时钟模块为减计数提供一个频率为1HZ的脉冲信号，从而实现计数器计数间隔为1秒钟；
计数、译码显示模块主要是为了达到能显示减计数功能；
报警模块是为了实现当减计数到零时发出光电报警信号；
控制模块主要是为了实现计时器的启动、直接清零和暂停/连续功能，其中在直接清零时。
由外控制开关控制译码器消隐端，从而可以实现显示译码器灭灯，通过暂停/连续开关从而实现断定计时功能。
至此，本设计完成所有任务及要求。
此次电子线路课程设计让我获益匪浅，使我尝到了将所学的知识用于实践的喜悦和成就感。
此课程设计所设计制作的篮球竞赛24秒计时器是一个实用性设计。
此次设计的成不仅为所学的专业课程打下了坚实的基础，提高了我们对分析与解决问题的能力，也在研究与电子爱好追求上做了一个很好的起步。
在这个设计中，我学到了学习理论时学不到的东西，不但锻炼我的动手能力而且巩固我们所学的理论知识，这样实践与理论相结合就可以更快而有效地掌握知识。
同时非常的感谢在设计与制作的过程中热心指导与帮助我的老师和同学们。
实验元器件清单
器件名称
数量和型号
同步十进制递减集成块
74LS192芯片2块
译码驱动器
74LS48芯片2块
译码显示管
共阴极七段LED显示管2块
2进1出与非门集成芯块
7400集成芯片1块
蜂鸣器
1个
秒脉冲触发器
555芯片1块
电阻
15K、62K、20K、1K、3.7K、4.7K分别一个
电容
0.01μF、10μF各一个
开关
四脚开关3个、六脚开关1个
发光二极管
1个
双孔插槽
2个
升级会员 