B.-2n+1≤x<2n-1
C.-2n≤x≤2n-1
D.-2n+1≤x≤2n-1
2.某机字长16位，含一位数符，用补码表示，则定点小数所能表示的非零最小正数为（ A ）。
（2分）
A.2-15
B.2-16
C.2-1
D.1-2-15
3.下列逻辑部件中，（C）不包括在运算器内。
（2分）
A.累加器
B.状态条件寄存器
C.指令寄存器
D.ALU
4.原码乘法是（A）。
（2分）
A.先取操作数绝对值相乘，符号位单独处理
B.用原码表示操作数，然后直接相乘
C.被乘数用原码表示，乘数取绝对值，然后相乘
D.乘数用原码表示，被乘数取绝对值，然后相乘
5.在浮点数编码表示中（D）在机器数中不出现，是隐含的。
（2分）
A.阶码
B.符号
C.尾数
D.基数
6.若采用双符号位补码运算，运算结果的符号位为10，则（A）。
（2分）
A.产生了负溢出（下溢）
B.产生了正溢出（上溢）
C.运算结果正确，为负数
D.运算结果正确，为正数
7.若十进制数为37.25，则相应的二进制数为（D）。
（2分）
A.10011.01
B.110101.01
C.100101.1
D.100101.01
8.冯·诺依曼机工作方式的基本特点是（B）。
（2分）
A.多指令流单数据流
B.按地址访问并顺序执行指令
C.堆栈操作
D.存储器按内容选择地址
9.若[X]反=1.1011，则x=（B）。
（2分）
A.-0.0101
B.-0.0100
C.0.1011
D.-0.1011
10.浮点数的表示范围和精度取决于（A）。
（2分）
A.阶码的位数和尾数的位数
B.阶码采用的编码和尾数的位数
C.阶码的位数和尾数采用的编码
D.阶码采用的编码和尾数采用的编码
二名词解释题（共3题，总分值12分）
11.数据校验码（4分）
数据校验码一-数据 在计算机内部或与其它设备间进行传输时，会产生一定的传 输错误，为了很好地检测或修复这种传输错误，通常在原有数据码中加入部分校验位来实现，在数据传输中使用加入校验位的数据码，这时传输的数据码便是数据检验码，它由原数据码与检验码两部分组合而成。
12.计算机结构、组织、实现（4分）
计算机结构是指那些对程序员可见的系统属性，这些属性直接影响着程序的逻辑执行。
计算机组织是指实现其结构规范的操作部件以及它们的互连方式。
计算机实现是指计算机组成的物理实现。
13.ALU（4分）
ALU--arithmetic and logical unit,算术逻辑单元，它是运算器的核心，执行所有算术操作和逻辑操作。
三填空题（共6题，总分值12分）
14.根据国标规定，每个汉字内码用____2____个字节表示。
（2分）
15.为判断溢出，可采用双符号位补码，此时正数的符号用_____00____表示，负数的符号用____11____表示。
（2分）
16.一位十进制数，用BCD码表示需要______4____位二进制码，用ASCII码表示需要____7_____位二进制码。
（2分）
17.在浮点加减法运算过程中，在需要___对阶______或____向右规格化______时，尾数向右移位。
（2分）
18.八位原码小数__1.1010000________代表的真值为-0.625。
（2分）
19.奇偶校验法只能发现____奇____数个错，不能检查无错或___偶_____数个错。
（2分）
四简答题（共3题，总分值18分）
20.分析给出浮点数运算的法则。
（6分）
答：
答:
由于浮点数表示中使用阶与规格化的小数，故在运算过程中须同时考虑阶数与小数的运算，浮点数的运算法则归纳如下:
浮点数加减法则为:
对阶，尾数加减，结果规格化处理和舍入处理，
浮点数乘除法则为:
阶码相加/减，尾数相乘/除，结果规格化和舍入处理。
21.8位定点整数（含符号位），请用原码，补码，移码和反码写出能表示的数的范围。
（6分）
答:
原码-127到127
补码-128到127
移码-128到127
反码-127到127
22.浮点数规格化的目的、方法。
（6分）
答:
浮点数的规格化是使浮点数尾数的最高数值位为有效数位。
当尾数用补码表示时，符号位与小数点后的第1位不相等则为已规格化数据，否则是非规格化数据。
通过规格化，可以保证运算数据的精度。
通常采用向左规格化，即尾数每左移1位，阶码减1，直至规格化完成。
五综合计算题（共4题，总分值38分）
23.写出基于偶校验的1101010的海明校验码。
（9分）
24.已知x=0.10011,y=0.11001,用补码减法计算x-y=?
，要求写出计算过程，并指出计算结果是否溢出？
（9分）
答:
[x]补=0.10011 [y]补=0.11001 [-y]补=1.00111
（x-y）补= （x）补+（-y）补=0.10011+1.0111=1.11010，没有溢出（不同符号的数相加，不可能广生溢出）。
25.请写出1位BOOTH乘法法则和补码不恢复余数除法法则的基本运算步骤。
（10分）
答:
补码的乘法可以通过对部分积的操作及右移，并不断迭代来实现。
对部分积的操作取决于乘数的低两位。
注意:
*在乘数后要增加一个补充位yn+1*迭代的最后一步（n+1）不移位。
*乘数的最低两位与部分积的操作关系
Ynyn+1操作
00部分积右移一位
01部分积+[X]补，右移--位
10部分积+[-X]补，右移一位
11部分积右移--位
补码不恢复余数除法法则
被除数与除数:
同号:
作[X]补-[Y]补
异号:
作[X]补+[Y]补
余数与除数:
同号:
商为正，异号:
商为负。
26.设浮点数的格式为：
符号位：
b15；阶码：
b14-b8，采用补码表示；尾数：
b7-b0，与符号位一起采用规格化的补码表示，基数为2。
它能表示的最接近于0的正数和负数分别是什么？
请用十进制数2的幂次表示。
（10分）
答:
最小正尾数为000000即2-1，最大正尾数为011111111-2-8
补码表示小数的规格化要求符号位与尾数高位相反10或01
最小负尾数为10000000即-1，最大负尾数为10111111-（2-1+2-8）=-2-1（1+2-7）
最小阶码为-26=-64，最大阶码为26-1=63
因此，最接近于0的负数为:
-（1+2-7）2-65
最接近于0的正数为:
2-65
江南大学网络教育第二阶段练习题
考试科目:
《计算机组成与结构》第章至第章（总分100分）
__________学习中心（教学点）批次：
层次：
专业：
学号：
身份证号：
姓名：
得分：
一单选题（共10题，总分值20分，下列选项中有且仅有一个选项符合题目要求，请在答题卡上正确填涂。
）
1.指令系统中采用不同寻址方式的目的主要是（D）。
（2分）
A.可直接访问外存
B.提供扩展操作码并降低指令译码难度
C.实现存储程序和程序控制
D.缩短指令长度，扩大寻址空间，提高编程灵活性
2.在组合逻辑的硬布线控制器中，时序信号是（D）。
（2分）
A.时钟源的输入信号
B.操作信号
C.操作控制信号
D.操作定时信号
3.存储器的随机访问是指（D）。
（2分）
A.可随意访问存储器
B.按随机文件访问存储器
C.可对存储器进行读出与写入
D.可按地址访问存储器的任一编址单元，其访问时间相同且与地址无关
4.一般说来，直接映象常用在（B）。
（2分）
A.小容量高速Cache中
B.大容量高速Cache中
C.小容量低速Cache中
D.大容量低速Cache中
5.下列外存中，属于顺序存取存储器的是（B）。
（2分）
A.软盘
B.磁带
C.硬盘
D.光盘
6.堆栈指针SP的内容是（A）。
（2分）
A.栈顶地址
B.栈底地址
C.栈顶内容
D.栈底内容
7.在微程序控制器中，一条机器指令的功能通常由（B）。
（2分）
A.一条微指令实现
B.一段微程序实现
C.一个指令码实现
D.一个条件码实现
8.动态半导体存储器的特点是（C）。
（2分）
A.在工作中存储器内容会产生变化
B.每次读出后，需要根据原存内容重新写入一遍
C.每隔一定时间，需要根据原存内容重新写入一遍
D.在工作中需要动态地改变访存地址
9.假设寄存器R中的数为200，主存地址为200和300的存储单元中存放的内容分别是300和400，若访问到的操作数为200，则所采用的寻址方式为（A）。
（2分）
A.立即寻址#200
B.寄存器间接寻址（R）
C.存储器间接寻址（200）
D.直接寻址200
10.在虚拟存储器中，当程序正在执行时，由（D）完成地址映象。
（2分）
A.程序员
B.编译器
C.装入程序
D.操作系统
二名词解释题（共3题，总分值15分）
11.虚拟存储器（5分）
虚拟存储器一一为了给用户提供更大的随机存取空间而采用的一种存储技术。
它将内存与外存结合使用，好像有一个容量极大的内存储器，工作速度接近于主存，每位成本又与辅存相近，在整机形成多层次存储系统。
它不仅是解决存储容量和存取速度矛盾的一种有效措施，而且是管理存储设备的有效方法。
12.微程序控制器（5分）
微程序控制器---将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一一个控制存储器，需要时从该存储器中读取。
按这种方式工作的控制器称为微程序控制器。
13.Cache（5分）
Cache一-依据程序的访问局部性原理，在CPU与主存之间设置的一种比主存速度快、容量小的存储设备，可以大大地解决CPU与主存之间的速度匹配问题，从而较大地提高了CPU处理数据的存取速度，进而能大幅提高计算性能。
三填空题（共5题，总分值10分）
14.一个完整的指令系统应满足四个方面的要求，它们是完备性；___有效性______；___规整性______和兼容性。
（2分）
15.建立高速缓冲存储器的理论依据是__程序局部访问性原理_______________。
（2分）
16.从一条指令的启动到下一条指令的启动的间隔时间称为_____指令周期____________。
（2分）
17.Cache是一种高速缓冲存储器，是为了解决______CPU__________和______主存__________之间速度不匹配而采用的一项重要技术。
（2分）
18.常见的微指令地址生成技术有____计算器法______________和______下地址字段法___________________两种。
（2分）
四简答题（共5题，总分值35分）
19.试说明存储系统是如何满足计算机系统对存储器高速度、大容量、低成本的要求的。
（7分）
答:
随着计算机技术的广泛应用及科学技术的发展，任何计算机系统对存储器的要求都是高速度、大容量、低成本。
然而这三项指标是相互矛盾的，在目前的工艺技术条件下不可能在-个存储器中同时满足。
为了解决这个矛盾，逐渐形成了层次结构式的存储体系。
各级存储器采用不同容量、不同速度，性能上相互补充的存储器构成-个存储系统的整体，各级存储器之间必要时需要进行信息交换，从而满足了不同应用的需要。
目前广泛采用的存储系统层次结构。
从上到下三个层次分别为高速缓冲存储器（Cache）,主存储器，辅助存储器。
三种类型存储器的性能各异。
采用的三级存储结构可使每一层的存储器不再是一一个孤立的部件，而是构成了一个整体。
主存与Cache之间的信息交换由专门的部件（辅助硬件）控制进行。
因其速度要求高，辅助硬件通常用组合逻辑实现。
从CPU的角度看，Cache-主存构成的层次其等效的存取速度接近于Cache，但容量是主存的容量，而每位价格则接近于主存，因此，可解决速度与成本的矛盾。
主存和辅存之间的信息交换通过辅助软硬件结合，把主存和辅存统-成一一个整体，构成主存一辅存层次。
从这一层次的整体来看，其速度接近与主存，但容量却等于辅存，而且每位平均价格也接近于廉价的辅存的平均价格。
因此，可解决容量和成本之间的矛盾。
这样，用户就可以使用一个容量很大（决定于辅存）,价格低廉（接近于辅存）,而速度很高（主要决定于Cache）的存储器系统。
20.寄存器间接寻址与直接寻址的具体寻址过程如何进行？
（7分）
答：
寄存器间接寻址:
将寄存器的内容作为存储单元的地址，取该地址中的内容。
直接寻址:
取指令中操作数的存储地址中的内容。
21.请判断下面的叙述中，哪些是正确的？
（1）半导体ROM是一种非易失性存储器。
（2）半导体存储器是非永久性存储器，断电时不能保存信息。
（3）同SRAM相比，由于DRAM需要刷新，所以功耗大。
（4）由于DRAM靠电容存储电荷，所以需要定期刷新。
（5）双极型RAM不仅存取速度快，而且集成度高。
（6）目前常用的EPROM是用浮动栅雪崩注入型MOS管构成，称为FAMOS型EPROM，该类型的EPROM出厂时存储的全是“1”。
（7分）
答：
一组判断
（1），（4），（6）是正确的。
（2），（3），（5）是错误的。
22.写出设计组合逻辑控制器的基本步骤。
（7分）
答:
组合逻辑控制器的设计方法是用大量的逻辑门电路，按一定的逻辑规则组合成-套逻辑网络来产生各机器指令的操作控制信号。
其设计过程-般经历下列步骤:
（1）根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序列。
（2）确定机器的状态周期，节拍和工作脉冲。
根据指令的功能和器件的速度，确定指令执行过程中状态周期及周期的基本时间。
（3）列出每个控制信号的逻辑表达式。
确定了每条指令在每一个状态周期中每一个节拍内所完成的操作时，也就得到了相应的操作控制信号的表达式。
所有的操作控制信号的逻辑表达式组成了一个复杂的逻辑网络。
23.简述微指令的操作码和微指令链接的各种设计方法。
（7分）
答：
微指令的操作码和地址码的设计方法主要有直接表示法，完全编码法，分段直接表示法，分段间接表示法。
微指令链接主要有uPC法和下地址字段法。
五综合计算题（共1题，总分值20分）
24.若用汉字点阵为256*256的点阵式字形码存入字库中，欲存8192个汉字，
（1）需要多个存储容量？
（2）需要多少片2M*8bit存储芯片？
（3）这个专用的汉字库（专用存储器）若按16bit字长来编址的话，其地址寄存器需要多少位？
（20分）
答:
总的存储容量=28+8*213=229=26MB=64MB
所需片数=64/2=32片;
所需的地址寄存器位数=片选位数+片内位数=log232+1og2（2M*8/16）=5+20=25
江南大学网络教育第三阶段练习题
考试科目:
《计算机组成与结构》第章至第章（总分100分）
__________学习中心（教学点）批次：
层次：
专业：
学号：
身份证号：
姓名：
得分：
一单选题（共10题，总分值20分，下列选项中有且仅有一个选项符合题目要求，请在答题卡上正确填涂。
）
1.异步串行通信的主要特点是（B）。
（2分）
A.通信双方不需要同步
B.传送的每个字符是独立发送的
C.字符之间的间隔应相等
D.传送的数据中不含控制信息
2.现代微机主机板上，采用局部总线技术的作用是（A）。
（2分）
A.节省系统总线的带宽
B.提高抗干扰能力
C.抑制总线终端反射
D.构成紧耦合系统
3.对于低速输入/输出设备，应当选用的通道是（B）。
（2分）
A.数组多路通道
B.字节多路通道
C.选择通道
D.DMA专用通道
4.中断向量地址是（C）。
（2分）
A.子程序入口地址
B.中断服务例行程序入口地址
C.中断服务例行程序入口地址的指示器
D.中断返回地址
5.系统总线接口是指（D）。
（2分）
A.运算器、控制器、寄存器之间的连接部件
B.运算器、寄存器、主存之间的连接部件
C.运算器、寄存器、外围设备之间的连接部件
D.CPU、主存、外围设备之间的连接部件
6.选择通道上可连接若干设备，其数据传送是以（B）为单位进行的。
（2分）
A.字节
B.数据块
C.字
D.位
7.信息可以在两个方向同时传输的总线属于（C）。
（2分）
A.单工总线
B.半双工总线
C.全双工总线
D.单向总线
8.显示器的分辨率表示（B）。
（2分）
A.一个图像点（像素）的物理尺寸
B.显示器一行能显示的最大图像点数与一列能显示的最大图像点数
C.显示器屏幕可视区域的大小
D.显示器能显示的字符个数
9.在独立编址方式下，存储单元和I/O设备是靠（C）来区分的。
（2分）
A.不同的地址代码
B.不同的地址总线
C.不同的指令或不同的控制信号
D.上述都不对
10.同步通信之所以比异步通信具有较高的传输速率，是因为（D）。
（2分）
A.同步通信不需要应答信号且总线长度较短
B.同步通信用一个公共的时钟信号进行同步
C.同步通信中，各部件存取时间较接近
D.以上各项因素的综合结果
二名词解释题（共3题，总分值12分）
11.总线仲裁（4分）
总线仲裁---由于总线是多个部件之间信息传输的公共通道，总线被多个部件所共享，但在任何一个时间段内，总线只可以传送一个信息。
因此，在多个部件同时申请使用总线时，便发生总线“争用”的情况。
此时，必须由总线仲裁部件按某一个策略进行裁决，决定哪个部件使用总线。
通过总线仲裁可以实现对总线的合理分配和管理，从而提高总线的工作效率。
12.同步通信方式（4分）
同步通信方式---在采用这种方式的总线传输中,各设备从一个公共的（统一的）时序信号中获得定时信息（或:
由统一的时序信号进行同步定时。
）或指出:
其明显特征是由一定频率的时钟信号定义了等间隔的时钟周期。
13.DMA方式（4分）
DMA即DirectMemoryAccess,称为直接存储器存取以是为进一步提高磁盘与主存间数据存取效率，同时释放CPU的工作负荷而实现-种I/0数据传送控制方式。
三填空题（共6题，总分值12分）
14.总线控制方式可分为_______集中_________式和________分布________式两种。
（2分）
15.按照传输数据格式不同划分，总线数据通信方式可分为______串行传输__________和_______并行传输_________两类。
（2分）
16.CPU在响应DMA请求后，将让出一个_________存储________周期给DMA控制器。
（2分）
17.输入设备的作用是将外部信息以一定的数据格式送入_____系统内存_____________。
（2分）
18.总线按连接模块的不同可分为内部总线、______系统总线___________和__________通信总线______________。
（2分）
19.中断源的识别方法可以分为____软件轮询_____________和______硬件判优____________两大类。
（2分）
四简答题（共5题，总分值30分）
20.输入输出接口的基本功能是什么？
（6分）
答:
（1）数据缓冲，使主机与外围设备速度匹配。
（2）数据格式转换。
（3）提供外围设备和接口的状态供CPU读取，以便了解外围设备的工作情况。
（4）实现主机与外围设备的通信联络。
21.请说明常见的中断处理程序入口产生方法？
（6分）
答:
现在普遍具有向量中断方式:
将各中断处理程序入口地址组织在中断向量表中,存在主存中的一段特定区域;获得批准的中断源向CPU送入-个编码（如中断类型码），CPU将它变为一个向量地址:
据此访问中断向量表，从中读取处理程序入口地址。
22.为什么要进行总线仲裁？
并说明菊花链方式的仲裁的特点。
（6分）
答:
菊花链方式中（关于菊花链的结构图请同学们看教材相关内容），离总线仲裁器最近的具有最高的优先级，最远的具有最低优先级，该方式的优点是，只用很少的几根控制线就可以按一定的优先次序实现总线仲裁，控制简单，便于扩充。
该方式的缺点是:
询问链电路对故障非常敏感，若第N个部件发生故障，则第N个部件及其以后的部件都不可以进行工作。
另外询问链的优先级是固定的，如果优先级高的设备频繁出现请求，则优先级低的部件就可能长期不能使用总线。
总线授予信号是串行传送，所以仲裁速度慢。
23.什么是通道？
通道有哪些功能？
（6分）
答:
通道是一种比DMA更为高级的I/0控制部件，具有更强的独立处理数据输入/输出的功能，能同时控制多台同类型或不同类型的设备。
它在-定的硬件基础上，利用通道程序对I/0进行控制，更多地免去CPU的介入，使系统的并行性更高。
通道对外部设备进行控制和管理应该具备如下的功能:
（1）接收CPU的输入/输出指令指出的有关信息，确定要访问的子通道和外部设备;
（2）依据CPU给出的信息，从内存读取子通道的通道指令并分析该指令，向设备控制器和设备发送工作命令;（3）对来自于各子通道的数据传送请求按优先次序进行排队，实现分时传送;（4）控制外部设备和内存间的数据传送，依据需要提供缓冲寄存器，给出数据在内存的首地址和传送数据的字数;（5）接收外部设备的状态信息，保存通道的状态信息，并可以根据需要将这些信息传送到内存指定的单元中。
24.一次总线操作一般分为哪几个阶段？
各阶段主要完成什么工作？
（6分）
答:
一次总线操作一般分为四个阶段:
总线请求和仲裁阶段，在此阶段主要由模块提
升级会员 