完整版计算机组成原理试题和答案Word文件下载.docx

完整版计算机组成原理试题和答案Word文件下载.docx

《完整版计算机组成原理试题和答案Word文件下载.docx》由会员分享，可在线阅读，更多相关《完整版计算机组成原理试题和答案Word文件下载.docx（41页珍藏版）》请在冰点文库上搜索。

16、什么是内存？

内存：

一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器,简称内存。

用来存放经常使用的程序和数据。

.

17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流.

18、什么是适配器？

适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。

19、什么是CPU？

简述其功能.

运算器和控制器合在一起称为中央处理器,简称CPU，它用来控制计算机及进行算术逻辑运算。

20、

冯诺依曼体系结构要点

二进制；

存储程序顺序执行;

硬件由运算器、控制器、存储器、输入设备、输出设备组成。

第二章

单选题

1、下列数中最小的数为（c）:

101001B

52Q

29D

233H

2、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（c）:

—127

-32

-125

-3

3、若某数x的真值为—0.1010，在计算机中该数表示为1.0110,则该数所用的编码方法是（b）码:

原

补

反

移

4、某数在计算机中用8421BCD码表示为011110001001，其真值是:

（a）789D

789H

1887D

11110001001B

5、float型数据通常用IEEE754单精度浮点数格式表示。

若编译器将float型变量x分配在一个32位浮点寄存器FR!

中，且x=—8.25，则FR1的内容是（a）

C1040000H

C2420000H

C1840000H

C1C20000H

6、不属于ALU的部件有（d）

加法器或乘法器

移位器

逻辑运算部件

指令寄存器

7、处理器中的ALU采用（b）来实现

时序电路

组合逻辑电路

控制电路

模拟电路

8、当且仅当（a）发生时,称为浮点数溢出（上溢）

阶码上溢

尾数上溢

尾数与阶码同时上溢

尾数或阶码上溢

9、某浮点数采用IEEE754单精度格式表示为C5100000H，则该数的值是（b）（注：

选项中［］内的值为上标）

—1.125＊2［10]

—1.125＊2［11]

-0.125＊2［10]

—0.125＊2[11］

10、在C程序中,int类型的变量x的值为—1088。

程序执行时，x先被存放在16位的寄存器R1中，然后被算术右移4位。

则此时R1中的内容以16进制表示是（b）

FBC0H

FFBCH

0FBCH

87BCH

11、补码表示的8位二进制定点小数所能表示数值的范围是（b）

—0。

1111111B~0.1111111B

-1.0000000B~0.1111111B

1111111B~1.0000000B

-1.0000000B~1。

0000000B

12、下列数中最大的是（a）

10000000B

125O

10000110（BCD码）

55H

13、某机字长32位，其中1位符号位,31位表示尾数.若用定点小数表示，则最大正小数为：

（b）

+（1-2—32）

+（1-2—31）

2—32

2-31

14、若浮点数尾数用补码表示,则判断运算结果是否为规格化数的方法是：

（c）阶符与数符相同为规格化数

阶符与数符相异为规格化数

数符与尾数小数点后第一位数字相异为规格化数

数符与尾数小数点后第一位数字相同为规格化数

15、算术/逻辑运算单元74181ALU可完成：

（c）

16种算术运算功能

16种逻辑运算功能

16种算术运算功能和16种逻辑运算功能

4位乘法运算和除法运算功能

16、ASCII码即美国国家信息交换标准代码。

标准ASCII码占9位二进制位，共表示512种字符。

（错）

17、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围.（对）

18、机器码是信息在计算机中的二进制表示形式.（对）

19、设有七位二进制信息码0110101,则低位增设偶校验码后的代码为（01101010）。

20、两个BCD码相加,当结果大于9时，修正的方法是将结果（加6），并产生进位输出。

21、浮点运算器由（阶码运算器）和（尾数运算器）组成,它们都是（定点）运算器。

只要求能执行（阶码运算器）运算，而（加法和减法）要求能进行（位数运算器）运算.

22、现代计算机的运算器一般通过总线结构来组织.按其总线数不同，大体有（单总线结构）、（双总线结构）和（三总线结构）三种形式。

23、提高加法器运算速度的关键是（降低进位信号的传播时间）.先行进位的含义是（低有效位的进位信号可以直接向最高位传递）。

24、对阶时，使（小）阶向（大）阶看齐，使（小）阶的尾数向（右）移位，每（右）移一位，其阶码加一,直到两数的阶码相等为止。

25、在进行浮点加法运算时，需要完成为（0操作数检查）、（阶码加/减操作）、（尾数乘/除操作）、（结果规格化）、（舍入处理）和（确定积的符号）等步骤.

26、按IEEE754规范，一个浮点数由（符号位S）、（阶码E）、（尾数M）三个域组成，其中的值等于指数的加上一个固定。

27、移码表示法主要用于表示（浮点数）的阶码E,以利于比较两个（指数）的大小

和（对阶）操作。

28、（26H或63H）异或135O的值为（58D）。

29、为了提高运算器的速度，可以采用（先行）进位、（阵列）乘除法、流水线等并行

措施。

30、设机器数字长为8位（含1符号位）,若机器数为81H（十六进制）,当它分别代表原码、

补码、反码和移码时，等价的十进制整数分别为（—1）、（-127）、（-126）和

（1）

计算题

31、X的补码为：

10101101，用负权的概念计算X的真值.

X=1*+1*+1＊+1*+1*+=-83

32、

已知A=2[—101］×

（-0.1010000），B=2［—100］×

0.1110110，按浮点运算方法计算A+B。

（方括号内是阶码）

11100;

00.1001110

33、设浮点数字长16位，其中阶码4位（含1位阶符），尾数12位（含1位数符）,将51/1

28转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。

并给出

此浮点数格式的规格数表示范围.

正确答案:

0，111;

0.11001100000

正数2［-9]~2［7］＊（1—2［-11］）

负数

34、设阶为5位（包括2位阶符），尾数为8位（包括2位数符）,阶码、尾数均用补码表示，完

成下列取值的[X+Y］,［X-Y]运算：

（1）X=2-011×

0。

100101Y=2—010×

（-0.0111

10）

1）将y规格化得：

y=×

（-0.111100）［x］浮=1101，00.100101［y］浮=1101，

11.000100[-y］浮=1101，00。

111100①对阶[ΔE］补=［Ex]补+［—Ey］补

=1101+0011=0000∴Ex=Ey②尾数相加相加相减00。

10010100。

100101

+11。

000100+00。

111100—-—--——-—-—--—-———-————--—11.10100101.100001[x+y]

浮=1101,11。

101001左规［x+y］浮=1100,11.010010∴x+y=×

（—0。

101110）

［x-y]浮=1101,01。

100001右规[x-y］浮=1110,00.1100001

舍入处理得[x-y]浮=1110，00.110001∴x—y=×

0.110001

35、已知X和Y,用变形补码计算X—Y，同时指出运算结果是否溢出。

（1）X=0。

11011

Y=-0。

11111

（2）X=0.10111Y=0。

11011（3）X=0.11011Y=-0。

10011

解：

（1）先写出x和y的变形补码，再计算它们的差［x］补=00.11011[y］补

=11。

00001[-y]补=00。

11111[x—y]补=［x]补+［-y]补

=00。

11011+00.11111=01。

11010∵运算结果双符号不相等∴为正溢出X-Y=+1。

1101B

（2）先写出x和y的变形补码，再计算它们的差[x］补

10111［y］补=00.11011［-y］补=11。

00101［x—y]补

10111+11。

00101=11。

11100∴x-y=—0。

001B无溢出（3）先写出x

和y的变形补码，再计算它们的差［x]补=00.11011[y]补=11.01101[-y]补

=00.10011［x—y]补=[x］补+［-y］补=00。

11011+00.10011=01.01110

∵运算结果双符号不相等∴为正溢出X-Y=+1.0111B

36、已知X和Y,用变形补码计算X+Y，同时指出运算结果是否溢出。

（1）X=0.11011

Y=0.00011

（2）X=0。

11011Y=—0.10101（3）X=-0。

10110Y=—0。

00001

（1）先写出x和y的变形补码再计算它们的和［x］补=00。

11011[y］补=00.00011

［x+y］补=［x]补+[y］补=00。

11011+00。

00011=0。

11110∴x+y=0.1111B无溢出。

（2）

先写出x和y的变形补码再计算它们的和[x]补=00.11011［y]补=11。

01011

［x+y］补=［x]补+［y］补=00.11011+11.01011=00.00110∴x+y=0.0011B无溢出。

（3）先写出x和y的变形补码再计算它们的和[x］补=11。

01010[y]补

=11.11111［x+y]补=［x］补+[y]补=11。

01010+11.11111=11。

01001∴x+y=—0.10111B无溢出

37、写出十进制数—5的IEEE754编码。

写出十进制数-5的IEEE754编码

38、某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。

（1）串行进位方式

（2）并行进位方式

（1）串行进位方式：

C1=G1+P1C0其中：

G1=A1B1，P1=A1⊕B1C2=G2+P2C1G2=A2B2，P2=A2⊕B2C3=G3+P3C2G3=A3B3，

P3=A3⊕B3C4=G4+P4C3G4=A4B4,P4=A4⊕B4

（2）并行进位方式:

C1=G1+P1C0C2=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1-G4，P1-P4表达式与串行进位方式相同.

39、什么是奇偶校验码？

奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误。

奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误.

40、简述计算机中采用二进制代码的优点。

（1）技术上容易实现；

（2）运算规则简单；

（3）可借助于逻辑代数来分析、研究；

（4）与其它进制的转换容易.

第三章

1、下面说法正确的是C

半导体RAM信息可读可写，且断电后仍能保持记忆

半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的

静态RAM、动态RAM都属挥发性存储器,断电后存储的信息将消失

ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失

2、存储单元是指：

C

存放一个二进制信息位的存储元

存放一个机器字的所有存储元集合

存放一个字节的所有存储元集合

存放两个字节的所有存储元集合

3、采用虚拟存储器的主要目的是B

提高主存储器的存取速度

扩大存储器空间,并能进行自动管理

提高外存储器的存取速度

扩大外存储器的存储空间

4、某SRAM芯片，存储容量为64K×

16位，该芯片的地址线和数据线数目为：

D64,16

16，64

64，8

16，16

5、计算机系统中的存贮器系统是指:

d

RAM存贮器

ROM存贮器

主存贮器

内存贮器和外存贮器

6、交叉存储器实质上是一种（a）存储器，它能执行独立的读写操作

多模块，并行

多模块,串行

整体式，并行

整体式，串行

7、相联存储器是按（c）进行寻址的存储器

地址指定方式

堆栈存取方式

内容指定方式

地址指定与堆栈存取方式结合

8、在主存和CPU之间增加cache的目的是c

增加内存容量

提高内存的可靠性

解决CPU与内存之间的速度匹配问题

增加内存容量，同时加快存取速度

9、存储周期是指b

存储器的读出时间

存储器进行连续读和写操作所允许的最短时间间隔

存储器的写入时间

存储器进行连续写操作所允许的最短时间间隔

10、存储元存储八位二进制信息，是计算机存储信息的最小单位。

错11、存储器带宽指单位时间里存储器所存取的信息量,是衡量数据传输的重要指标。

常用单位有：

位/秒或字节/秒。

对

12、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。

错

13、外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。

14、计算机存储器功能是记忆以二进制形式表示的数据和程序.对

15、DRAM存储器的刷新一般有（集中式）、（分散式）和（异步式）三种方式，之所以

刷新是因为（有电荷泄漏，需要定期补充）。

16、虚拟存储器只是一个容量非常大的存储器（逻辑）模型,不是任何实际的（物理）存储器，按照主存—外存层次的信息传送单位不同，虚拟存储器有（段）式、（页）式和（段页式）三类。

17、虚拟存储器指的是（主存）层次，它给用户提供了一个比实际空间大得多的（虚拟地址）空间。

18、主存与CACHE的地址映射有（全相联）、（直接）、（组相联）三种方式.

19、双端口存储器和多模块交叉存储器属于（并行）存储器结构，前者采用（空间并行）技术,后者采用（时间并行）技术。

20、CPU能直接访问由（CACHE）和（内存），但不能直接访问（外存）。

21、存储器的技术指标主要有（存储容量）、（存取时间）、（存储周期）和（存储器带宽）.

22、对存储器的要求是（容量大）,（速度快），（成本低）,为了解决这三方面的矛盾，计算机采用（多级存储）和体系结构.

23、CPU执行一段程序时，CACHE完成存取的次数为5000次,主存完成存取的次数为200次。

已知CACHE存取周期为40ns，主存存取周期为160ns。

分别求CACHE的命中率H、平均访问时间Ta和CACHE—主存系统的访问效率e。

（1）h=5000/（5000+200）=96。

15％.

（2）ta=h×

tc+（1-h）×

tm=40×

96.15%+（1-96。

15％）×

160=44.62ns。

（3）e=tc/ta=40/44.62=89.65％。

24、已知cache/主存的效率是85％，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率.

解:

因为：

ta=tc/e所以：

tc=ta×

e=60×

85=510ns（cache存取周期）

e=1/[r+（1–r）H］tm=tc×

r=510×

4=204ns（主存存取周期）

所以：

H=2。

4/2.55=0.94

25、设某RAM芯片，其存储容量为16K×

8位,问：

1）该芯片引出线的最小数目应该是多少？

2）存储器芯片的地址范围是多少?

（1）16K=2的14次方,所以地址线为14根，字长为8位，所以数据线为8根,加上芯片片选信号CS,读信号RD，写信号WR，电源线，地址线，器引出线最小数目应该为27跟。

（2）存储器芯片的地址范围为：

0000H~3FFFF。

26、有一个16K×

16的存储器，用1K×

4的DRAM芯片（内部结构为64×

16）构成，设读/写周期为0.1ms，问：

1）采用异步刷新方式，如单元刷新间隔不超过2ms,则刷新信号周期是多少？

2）如采用集中刷新方式,存储器刷新一遍最少用多少读/写周期？

死时间率多少？

解

（1）刷新信号间隔为2MS/64=31。

25MS，此即刷新信号周期

（2）设T为读/写周期，且列向16组同时进行刷新，则所需刷新时间为64T,已知T=0。

1MS，

则死亡时间率=64T/2000＊100%=0。

32％。

27、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。

若存储周期T=200ns，数据总线宽度为64位,总线传送周期t=50ns。

问：

顺序存储器和交叉存储器的平均存取时间、带宽各是多少?

28、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12288B，最小磁道直径为230毫米，共有275道,磁盘转速为3000转/分.

（1）最低位密度是多少？

（2）数据传输率是多少？

（3）平均等待时间是多少?

（1）11.58b/mm

（2）614400B/s

（3）10ms

29、某磁盘组有5个记录面,每个记录面的内磁道直径为22cm，外磁道直径为33cm,最大位密度为1600bit/cm，道密度为80道/cm,转速为3600转/分。

（1）计算每条磁道的容量；

（2）计算磁盘的数据传输率;

（3）计算平均等待时间。

（1）每条磁盘的容量是110525B

（2）6631680B/S

（3）8.33ms

30、说出至少三种加速CPU和存储器之间有效传输的措施。

答：

主要有：

1）加长存储器的字长2）采用双端口存储器3）加入CACHE4）采用多体交叉存储器

31、存储保护主要包括哪几个方面？

答:

存储保护一般涉及存储区域保护和访问方式保护两大方面。

前者主要有页表保护、键保护、环保护等方式,后者则主要考虑对主存信息使用的读、写、执行三种方式的保护。

32、计算机存储系统分为哪几个层次？

计算机存储系统一般指:

CPU内的寄存器、CACHE、主存、外存、后备存储器等五个层次

应用题

33、主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？

如页面大小为4KB,则页表长度是多少？

解

（1）；

虚拟容量1GB对应地址为30位；

主存容量4MB对应地址为22位

（2）;

1GB/4KB=256K

34、CPU执行一段程序时,cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和

平均访问时间。

35、某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。

现在再用一个RAM芯片（8K×

8）形成40K×

16位的RAM区域，起始地址为6000H，假定RAM芯片有/CS和/WE信号控制端。

CPU的地址总线为A15-A0，数据总线为D15—D0，控制信号为R/W（读/写），/MREQ（访存），要求：

（1）画出地址译码方案.

（2）将ROM与RAM同CPU连接.

36、用16K×

8位的DRAM芯片组成64K×

32位存储器，画出该存储器的组成逻辑框图。

37、某机字长8位,用4K＊8位的RAM芯片和2K＊8位的ROM芯片设计一个容量为16K字的存储器,其中RAM为高8K字，ROM为低2K字，最低地址为0.

（1）地址线和数据线各为多少根？

（2）各种芯片的数量是多少？

（3）请画出存储器结构图及与CPU的连接图。

1）地址线14根，数据线8根;

（2）2片RAM,1片ROM；

38、

下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器,ROM位8K*16位的只读存储器。

仔细分析该图，并按要求答题。

（1）该存储器最大空间有多少?

已经构成的空间有多少？

（2）图中构成的地址空间分布是怎样的？

画出地址空间分布图。

某8位机地址16位,用8K*8位的ROM芯片和8K＊8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H～5FFFH，ROM的地址为6000H～9FFFH。

要求：

（1）画出存储器空间分布图,并确定需要的RAM以及RAM芯片数量；

（2）画出此存储器组成结构图及与CPU的连接图。

（1）图略；

需要3片RAM,2片ROM；

（2）图略。

第四章

1、用某个寄存器的值做操作数地址的寻址方式称为（D）寻址。

直接

间接

寄存器

寄存器间接

2、堆栈寻址方式中，设A为累加器，SP为堆栈指示器,MSP为SP所指示的栈顶单元,如果进栈的操作是：

（A）—〉MSP，（SP）—1—〉SP，那么出栈的操作应为：

B

（MSP）－〉A,（SP）+1－〉SP

（SP）+1－>

SP，（MSP）－〉A

（SP）—1－〉SP，（MSP）－〉A

（MSP）－〉A,（SP）—1－>

SP

3、变址寻址方式中，操作数的有效地址等于:

基值寄存器内容加上形式地址（位移量）

堆栈指示器内容加上形式地址（位移量）

变址寄存器内容加上形式地址（位移量）

程序记数器内容加上形式地址（位移量）

4、从以下有关R