CIC滤波器的原理及FPGA实现.pdf
《CIC滤波器的原理及FPGA实现.pdf》由会员分享,可在线阅读,更多相关《CIC滤波器的原理及FPGA实现.pdf(6页珍藏版)》请在冰点文库上搜索。
![CIC滤波器的原理及FPGA实现.pdf](https://file1.bingdoc.com/fileroot1/2023-5/14/2c69870f-09f0-4f8e-a76d-08562d912288/2c69870f-09f0-4f8e-a76d-08562d9122881.gif)
CIC滤波器的原理及FPGA实现盖鹏翱,赵笛(山东航天电子技术研究所,烟台264000)摘要:
在数字下变频(DIX;)中,CIC(级联积分梳状)滤波器起着重要的作用。
它主要用于采样速率的抽取,同时具有低通穗波的作用。
CIC滤波器的主要特点是,仅利用加法器、减法器乖寄存器(无需乘法器),因此占用资源少、实现简单且速度高。
本文在分析CIC滤波器原理的基础上,月VHDI。
语言在FPGA上进行了仿真、综合,并成功的应用于DDc芯片的开发中。
关键词:
数字下变频;FPGA;CIC抽取滤波器;VHDl,中图分类号:
TN713+6文献标识码:
A文章编号:
10038329(2005)04005204TheRealizationofCascadedIntegratorCombFilterWithFPGAGAIPengao,ZHAODi(ShandongAerospaceElectronicTechnologyInstituteShandongYantai264000,China)Abstract:
Thefiherofcascadedintegratorcombisbecomingmoreimportantintheapplicationofdigitaldownconver|er(DDC)Firstly,itisusedtodecimatethesamplefrequencySecondly,itcanbeusedasalowpassfilterTheCICfilterisaflexible,multiplierfreefilterwhichincludesadders,subtractersandregisters,soituseslessresourcesandcanplaywellinhigherfrequencyBasedonthetheoryofClCfilter,IhavesimulatedandsynthesizedthefilterwiththeFPGA,andrealizeditinthecircuitofDDCsuccessfullyKeywords:
DDC;FPGA;thedecimationfiherofCIC;VHDl。
1前言在软件无线电中,数字下变频器接收经过高速采样的中频数字信号,将所需的频带下变到基带。
它般位于信号处理链的前端,靠近AD,它主要由数字振荡器、数字乘法器、数字滤波器三部分组成。
DDC中数字滤波器的主要作用是抽取、低通滤波,一般由FIR滤波器实现。
但FIR滤波器需要大量的乘法器,且一般DDC中的采样速率很高,因此FIR滤波器需要工作在很高的频率,使用资源多、功耗大。
鉴于此,当前的专用DDc芯片中,都采用了一种高教的滤波器CIC滤波器(CIC滤波器是由HogenauerEB于1981年提出的,因此又被称为Hogenauer滤波器)作为第一级滤波器,实现抽取、低通滤波;第二级则采用一般的FIR或者FIR实现的特殊滤波器(如半带滤波器),此时它们工作在较低的频率下,且滤波器的参数得到了优化,因此更容易以较低的阶数实现,节省资源,降低功耗。
本文在研究CIC滤波器基本原理的基础上,对其进行了FPGA仿真、综合,并最终应用在工程中,达到了设计要求。
*作者简介:
盖鹏翱,男,1975年12月生,工程师中国空间技术研究院在谴砸士研究生。
主要研究方向:
中频数字化、嵌入式系统无线通术技术2005年第4期。
52万方数据2CIC滤波器的基本原理21CIC抽取滤波器N级CIC抽取滤波器的基本框图如图1所示。
从图中可知,CIC抽取滤波器主要由级积分器(Integrator)、抽取器(Decimation)和级梳状滤波器(CombFilter)三部分组成。
其中,级积分器工作在高采样频率厂下。
每级积分器都是一个反馈系数为1的单极点IIR滤波器,其传递函数为:
H,(z)一-oi
(1)一z单级积分器基本实现框图如图2所示。
钔I+nn阿一R一料一+伴叫!
y一叫,$m图1N级C1C抽取滤波器基本框图y(由+围2单级积分器的基本实现框图CIC抽取滤波器的梳状部分工作在较低的频率fR(R是整数倍的频率变换因子)。
梳状部分由级梳状滤波器组成,以fR为参照,每级微分延迟M个样本。
M影响滤波器频率响应,工程实现中一般取值为1或2。
以厂为参照,单级梳状滤波器的传递函数为H,o)一1一z一“
(2)当M=1,以厂R为参照时,传递函数为。
(g)一1一z-1(3)单级梳状滤波器基本实现框图如图3所示。
盈叫删图3单级梳状滤波器的基本实现框图在积分器和梳状滤波器之间是一个速率转换器(抽取器),转挟器将最后一级积分器的输出数据速率从降到厂R(将多余的样本丢弃)。
以f为参照,由式
(1)和
(2),推出整个CIC滤波器的传递函数为H旺)一H,曙)H?
(。
)一号fgRM-1=:
。
y(4);一。
从(4)式可以看出,H(z)有剐M个零点和个极点。
RM个零点是由(1一z一“)产生的,处于2”(RM)(或,RM频率)弧度处圆心起始于z=1。
每个不同的零点都重复次。
H)的个极点位于。
一1处,可以看出这些极点已经被CIC滤波器的个零点抵消掉了。
其最大动态范围增长出现在DC频率(也就是。
一1)。
最大动态范围增长是:
B一(R彳)“或6,一l092B_。
一Nl092RM通过观察梳状滤波器和积分器的结构,可以发现:
无须乘法运算。
事实上,在积分器的反馈回路中有一个乘1操作,在梳状滤波器的前馈回路中也有一个乘1的操作,但这可以通过简单的取反实现。
由于无乘法器,使得电路复杂性大大降低,从而与一般的FIR和IIR相比节省很多资源,这也是CIC滤波器受到广泛应用的原因之一。
22CIC内插滤波器通过改变CIC抽取滤波器的结构,可以实现CIC内插滤波器,应用在数字上变频中。
如图4所示,在CIC内插滤波器中,梳状滤波器工作在低的R,积分器工作在高的频率下,内插器(Interpo【ation)将最后一级梳妆滤波器的输出数据速率从,R升到。
龉可卧丽口图4CIC内插滤渡器23CIC抽取滤波器的频率响应CIC抽取滤波器具有低通滤渡的特性。
如果令ze”xf。
(,是相对于,R)代入式(4),则得到CIC抽取滤波器的幅频响应:
陬川一意器”图5表示了一个R一32,M一1,N一4的ClC抽取滤波器的频率响应。
无线通术技术2005年第4期一S3一万方数据图5CIC抽取滤波器的频翠响应3CIC抽取滤波器的FPGA实现对于一个R一32、M一1、N一4的CIC抽取滤波器来说,它包括一个四阶积分器和一个四阶梳状滤波器,并且采样速率降低了32倍。
用FPGA实现,首先要实现所有的积分器,然后是抽取器,最后是实现梳状部分。
31积分器的FPGA实现由式
(1)推出单级积分器的差分方程y(n)一z(H)+Y(一1),可以看出用累加器即可实现。
对于一个8位输八的4阶CIC滤波器,为了保证运行时间不会产生溢出,需要的内部字宽为WB。
+8。
一8+4109232l一28位,因此需要将输入进行符号扩展。
VHDI。
代码示例如下:
packagedataVector一28issubtypeword28isintegerrange0to2*281;一设置28位的数据变量endpackagedatavector一282一一对输人进行符号扩展Sgnalsxtxstdlogicvector(27downto0);A:
process(x)beginsxtx8)and(count16)thenclk-comb1;elseclk-comb0;endif;33梳状滤波器的FPGA实现由式(3)推出单级梳状滤波器的差分方程y(n)=:
C(11)一y(n一1),可以看出用减法器即可实现。
对于CIC滤波器来说,正常的输出字宽一般都明显比w小,比如9位。
VHDI。
代码示例如下:
comber:
process(clk-comb)beginif(etk-eomheventandclk-comb一l)thenC3dlc3;一一延迟一级c4c3-c3dl;一一第四级梳状滤波器输出endif;endprocesscomber;yout:
一c。
nvstd一1。
gicvect。
r(c42*19。
9);一-CIC滤波器最终的输出4CIC抽取滤波器的仿真if(。
Ik。
”。
”8”d。
lk。
1“then。
对于CIC滤波器来说,最坏情况下的增益情况“暑一譬一一。
一“是8位竽人就是给滤波器输人一个阶跃信号。
图6给出了一组i0iO+cony-integer(sxtx);一。
一17一i1,il+iO;一一累加Matlab仿真图形,(a)给出了一个幅值为127的阶i2i2+1;跃输入信号,图(b)显示的是CICj的输出,图(c)显i3吨i3+i2;一一i3为第四级积分器输出示的是被刻度成9位精度的输出。
无线通木技术)2005年第4期万方数据(b)n(c)图64阶CIC滤波器的Matlab仿真图7R=32、M一1、N一4时FtlGA仿真结果图7为R一32、M一1、N一4时CIC滤波器的FPGA仿真结果,图中输人为一个幅值为127的阶跃信号。
将图7的滤波器输出(yout)与图6(c)中给出的Matlab仿真结果加以比较,可以看出滤波器的工作状态正是我们所希望的。
5结论本人利用Matlab和QuartusII,对上述设计的CIC抽取滤波器进行了仿真、综合,结果表明满足了设计要求。
R一32、Ml、N一4的CIC滤波器的FPGA综合结果如下:
;FitterStatus;SuccessfulSatApr0908:
57:
11Z005;QuartuslIVersion;4,2Build15712072004SJFullVersionRevisionName:
cic4r32;ToplevelEntityName;cic4r32;Family;ACEXlK;Device;EPIK30QC2081;TimingModets;Final;Totallogicelements;5871,728(33);Totalpins;18147(12);Totalmemorybits;024,576(0);ToralPLLs;01(0)利用QuartusII的TimingAnalyzerTool进行分析,得出其最大频率为12658MHz。
参考文献1EBHogenauerAneconomicalclassofdigitalfiltersfordecimationandinterpolationJIEEETransactionsonAcoustic,SpeechandSignalProcessing198129(4):
1551622MatthewPDonadioCICFilterIntroductionfEBOLJuly2000,LIRL:
http:
users,snipnetdonadio3GGirauandMMartinaetcFPGADgitalDownConverterIPforSDRTerminalsASignals,SystemsandComputers,2002CConferenceRecordoftheThirtySixthAsilomarConferenceon,v012,ppl010-1014,36Nov20024MichaelDCilettiAdvancedDigitalDesignwiththeVerilogHDLM北京:
电子工业出版社20045胡广书数字信号处理理论、算法与实现(第二版)M北京:
清华大学出版社,2003(收稿El期:
20050726)无线通术技术2005年第4期o,o,Jmo,;L9o。
,。
,。
;,。
,LBo,11。
oL,o。
,fLBor,:
。
Il。
L5o,。
、,Lo,。
,L,一一o,。
fJmoi,lL9o;,L日v。
,L7o:
。
,。
;L6o。
,。
,L5o,。
l。
J。
1。
I1L万方数据CIC滤波器的原理及FPGA实现CIC滤波器的原理及FPGA实现作者:
盖鹏翱,赵笛,GAIPeng-ao,ZHAODi作者单位:
山东航天电子技术研究所,烟台,264000刊名:
无线通信技术英文刊名:
WIRELESSCOMMUNICATIONTECHNOLOGY年,卷(期):
2005,14(4)被引用次数:
6次参考文献(5条)参考文献(5条)1.EBHogenauerAneconomicalclassofdigitalfiltersfordecimationandinterpolation1981(04)2.MatthewPDonadioCICFilterIntroduction20003.GGirau;MMartinaFPGADigitalDownConverterIPforSDRTerminals外文会议20024.MichaelDCilettiAdvancedDigitalDesignwiththeVerilogHDL20045.胡广书数字信号处理理论、算法与实现2003本文读者也读过(10条)本文读者也读过(10条)1.郑瑾.葛临东.李冰.ZHENGJin.GELin-dong.LIBingCIC抽取滤波器的改进及其FPGA的实现期刊论文-信息工程大学学报2006,7
(1)2.范艳根.FANYangenCIC滤波器的FPGA实现期刊论文-黑龙江科技学院学报2008,18(3)3.李铜川.陈铭.薛敏彪.LiTongchuan.ChenMing.XueMinbiao基于FPGA的级联积分梳状滤波器设计与实现期刊论文-计算机测量与控制2005,13(9)4.谢白玉.杨士中.张承畅.XIEBai-yu.YANGShi-zhong.ZHANGCheng-chang基于FPGA的CIC滤波器的设计期刊论文-计算机仿真2009,26(8)5.史焕卿.邓春伟.SHIHuanqing.DENGChunwei积分梳状滤波器的FPGA实现期刊论文-现代电子技术2008,31(17)6.王飞.梁清华.WANGFei.LIANGQing-hua基于FPGA的CIC滤波器的设计期刊论文-辽宁工业大学学报2009,29
(2)7.朱国军.张浩.张志军.ZhuGuojun.ZhangHao.ZhangZhijun基于FPGA的CIC滤波器实现期刊论文-电子科技2006(11)8.张杰.戴宇杰.张小兴.吕英杰.ZHANGJie.DAIYujie.ZHANGXiaoxing.LVYingjie改进型CIC抽取滤波器设计与FPGA实现期刊论文-现代电子技术2009,32(10)9.黄鹦.陈万培.邵宁.HuangYing.ChenWanpei.ShaoNingCIC滤波器性能分析及FPFA实现期刊论文-电子技术2008,45(9)10.赵伟.王静.刘宇.ZHAOWei.WANGJing.LIUYu基于FPGA的新型抗混叠CIC抽取滤波器的设计与实现期刊论文-大连海事大学学报2007,33
(1)引证文献(7条)引证文献(7条)1.闫琦基于FPGA车地通信解调的设计与实现期刊论文-铁路通信信号工程技术2015
(1)2.王一海基于MATLAB和ModelSim的软件无线电课程实验设计期刊论文-价值工程2011
(2)3.刘轩.杜梦圆.陈适基于FPGA的频谱仪设计期刊论文-计量与测试技术2010(12)4.徐艳梅.万毅扩频通信芯片STEL-2000A的初步改进及其FPGA实现期刊论文-软件2011(3)5.高自新.张士强.党利华梳齿滤波器频偏响应对解调性能的影响期刊论文-计算机与网络2008(10)6.谭强.万毅扩频通信芯片STEL-2000A的FPGA实现期刊论文-电子设计工程2010(11)7.李众奇.王宏远.周娅改进型梳状滤波器的原理与实现期刊论文-无线通信技术2007
(2)引用本文格式:
盖鹏翱.赵笛.GAIPeng-ao.ZHAODiCIC滤波器的原理及FPGA实现期刊论文-无线通信技术2005(4)