读出电路噪声分析.doc

读出电路噪声分析.doc

《读出电路噪声分析.doc》由会员分享，可在线阅读，更多相关《读出电路噪声分析.doc（6页珍藏版）》请在冰点文库上搜索。

读出电路噪声分析

前言

噪声是制约红外读出电路性能的主要因素之一，它限制了探测器对微小电流的识别能力。

读出电路主要是由MOS管和与MOS工艺兼容的电容组成的，电容和MOS管都会产生噪声，其中电容的噪声是因为制造不均匀所产生空间阵列噪声，而MOS管的噪声是由于其固有特性引起的，并且是读出电路中主要的噪声源。

读出电路的噪声按产生机制来说主要分为三大类：

一是器件固有的噪声如热噪声和1/f

噪声以及散粒噪声；二是由电路结构和工作方式引起的噪声，如KTC噪声和衬底噪声；三是制造误差引起的空间噪声，如固定图形噪声。

为了了解噪声的特性，需要对各种噪声的产生原因进行分析。

1/f噪声

1/f噪声又叫闪烁噪声，是MOS管的一种固有噪声。

噪声的产生原因是MOS管是表面型器件，衬底和二氧化硅的接触面存在界面态和缺陷，由于这些界面态和缺陷能俘获载流子，使得表面电荷产生起伏，从而在栅极产生噪声电压。

1/f噪声可以用串联在栅极的电压源来模拟，近似的噪声电压可以表示为：

其中K是与工艺有关的参数，Cox是单位面积氧化层电容，W和L是MOS管宽度和有效长度，f是频率。

由上式可以知道1/f噪声与f成反比，故这种噪声在低频时比较突出，主要表现在20kHZ以下，所以1/f噪声也称为低频噪声。

从噪声电压与WL的反比关系可以看出，要减少1f噪声的方法就是必须增加器件面积。

PMOS晶体管输送空穴是在“埋沟”中，也就是在距氧化物和硅界面有一定距离的地方，另一方面在CMOS电路中PMOS管的宽长比一般比NMOS大，在采用工艺最短沟道长度时，面积比NMOS管大，故PMOS晶体管的1/f噪声比NMOS晶体管的低，所以，用PMOS晶体管来代替NMOS晶体管能降低电路的1/f噪声。

固定图形噪声（FPN）

由于半导体材料和制造工艺等原因，读出电路每个像素单元不可能完全一样而会出现偏差，所以当输入相同的探测信号时，读出的结果也会不一致，称这种阵列电路所特有的空间噪声为固定图形噪声（FixedPatternNoise）。

一般来说，材料和制造工艺给像素电路带来的偏差表现为相同MOS管尺寸的不一致以及相同尺寸MOS管阈值电压的不同。

前者的偏差对于目前的高精度集成电路加工工艺来说，一般都比较小，其对噪声的影响也不大。

但是阈值电压的偏差对于模拟电路性能的影响是比较严重的，尤其对于象红外焦平面阵列读出电路这样的微弱模拟信号处理电路来说更是如此。

这是因为MOS管阈值电压的偏差可以1:

1的转化为Vgs的偏差，而Vgs又直接影响着MOS管的漏电流。

在实际工作中，由阈值电压偏差引入的空间噪声比由入射辐射所输出的信号要大数百倍甚至更大。

这种因阵列的非均匀性引入的空间噪声严重影响了焦平面阵列输出信号的动态范围，成为制约红外焦平面阵列提高性能的主要瓶颈之一。

KTC噪声

读出电路的另一种主要噪声就是KTC噪声，它是由MOS管和电容共同引起的。

在读出电路中，积分电容要通过复位管周期性的复位，当复位管导通时，其沟道电阻会产生热噪声，其效果会传输到电容上去，从而形成了KTC噪声。

其噪声等效模型如图1所示：

图1KTC噪声等效模型

图中，VR是复位管沟道电阻热噪声电压，R为MOS管沟道电阻，C为积分电容，可以得出从VR到Vout的传输函数为

根据噪声传输原理，输出端噪声平方电压为

输出总的噪声功率表为：

由上式可以看出，KTC噪声的大小与积分电容的大小成反比，因此增大积分电容可以减小KTC噪声电压。

但积分电容增大又会增大电路的容性阻抗，使电路的充放电时间增加，从而降低了电路速度。

同时需要指出的是，KTC噪声本质上是一种热噪声，是MOS管沟道载流子随机运动产生的电压波动产生的，所以温度越高，KTC噪声越大。

散粒噪声

散粒噪声是和二极管或双极晶体管的电流波动联系在一起的。

当载流子经过一个耗尽区时产生的电流波动便产生了噪声。

MOS管工作在亚阈值区时，也存在因此，必须要有电流和势垒来产生散粒噪声。

散粒噪声也建模为WGN（广义的高斯噪声），因为它具有0均值，且具有非常宽的平带谱密度。

如下图所示，散粒噪声通常由与直流电流i并联的一个电流源I（t）来表示，其谱密度正比于直流电流i。

脉冲开关噪声

读出电路有很多MOS开关，如行选管，复位管，以及列选管等。

当这些开关开启和闭合时，会通过栅源或栅漏交叠电容将脉冲电平耦合到采样电容上。

如图2所示

图2电荷注入效应

当CK为高电平时，NMOS开关沟道会形成电子反型层，当开关闭合时，漏极电荷会被Vin吸收，而源极电荷会叠加到电容CH上，在电容上形成一个高电平或者低电平跳变，从而引入了噪声。

减小这种噪声的方法主要是采用互补开关管如图3所示，其原理是电子和空穴相互抵消，减小了电荷注入效应。

图3互补开关示意图

主要噪声所占比例（参考）

各种噪声在读出电路中占的比例是不同的，在不同频率，占主导的噪声类型也会不同，并且不同结构的读出电路，各种噪声的影响也会不同。

因此文献中一般只研究主要噪声的原理和抑制方法，很少会研究不同噪声的比重。

文献1通过频谱分析发现，开关脉冲噪声主要表现在工作频率和其2倍频时，KTC噪声主要表现在复位脉冲频率和其2倍频时，1/f噪声主要表现在低于1KHZ时。

下表是文献对各种噪声分析的MATLAB仿真结果。

表1各种噪声所占比重（参考）

上表显示，1/f噪声占得比例最大，在室温和低温下都达到了90%以上，且KTC噪声和脉冲开关噪声是第二个主要噪声源。

需要注意的是，表中数据只能作为参考，具体读出电路的噪声应该具体分析。

文献2对读出电路的噪声进行了频域分析，如图所示

图读出电路的噪声功率谱

从图中可以看出，在读出电路的有效频域内，低频时占主导的是1/f噪声，高频时，占主导的是KTC噪声，且整个噪声谱呈现低频特性，即低频时噪声大。

抑制噪声的方法

目前运用最广泛最成功的抑制噪声的方法是采用相关双取样电路（CDS）。

相关双取样的原理是利用了噪声在时间上的相关性，即在很短间隔的两个时间点，同一节点上噪声的大小很接近。

那么在同一节点上极短时间内取样两次再进行相减，噪声就可以很大程度上减小。

相关双采样技术能有效消除KTC噪声，也能降低1/f噪声和FPN噪声。

可以证明，KTC噪声的相关系数为

式中τ为两次采样的时间间隔，Roff为电容节点处MOS管的截止电阻，C为电容。

因此，通过相关双采样后的KTC噪声为

中我们可以看出，τ越小，RoffC越大，则两次采样间KTC噪声的相关性越大，用CDS方法抑制噪声的效果就越明显。

由公式（5－2）我们可以看出，由于τ（通常等于积分时间）的存在，KTC噪声不可能完全消除，但是τ通常为100μs或更小量级，而RoffC在ms或s量级，故CDS技术能消除大部分KTC噪声。

典型的CDS电路

相关双取样电路有很多种，下面介绍两种最常见的电路。

双电容相关双采样结构

双电容相关双采样结构利用两个电容在不同时间采样，然后将采样信号相减的原理，其结构如图所示

图3双电容相关双采样的电路结构

图3中SH1和SH2是采样开关，用MOS管实现，C1和C2为采样电容，在极短时间内进行两次采样，然后经过差分放大器实现信号相减，完成噪声抑制的功能。

DI型像素单元的双电容CDS电路结构如图4所示：

图4DI型像素单元双电容CDS电路结构实例

单电容相关双采样电路

单电容相关双采样电路的原理是利用电容上的电荷不能突变和电荷守恒原理。

其结构图5如下所示：

图5单电容CDS电路结构

首先对采样电容记性复位，然后对采样电容进行积分，在积分时间结束时进行一次采样，此时K1和K2都闭合，所以

V1（T1）=VRES-VINT

V2（T1）=0

紧接着开关K2断开，对电容再次复位，设此时时间为T2，在T2时刻对电容采样，根据电容上电荷不能突变以及电荷守恒可以得到

V1（T2）=VRES

C（V1（T2）-V2（T2））=C（V1（T1））

可以得到V2（T2）=VINT

此时所采得的信号是净积分信号，减弱了噪声信号。

这种电路的优点死结构简单，且不需要后续的差分放大器。

DI型像素单元的单电容CDS电路结构如图6所示：

图6DI型像素单元单电容CDS电路结构实例