第一篇 双极型逻辑电路.docx
《第一篇 双极型逻辑电路.docx》由会员分享，可在线阅读，更多相关《第一篇 双极型逻辑电路.docx（39页珍藏版）》请在冰点文库上搜索。
第一篇双极型逻辑电路
概述
大约四十年前，所有的电子设备都是由单个的元件（晶体管、电阻、电容等）通过导线或印刷电路板的连接而实现功能。
这种电路称之为分立电路。
发展集成电路的最初动力来自军事目的，目标是减小军用电子设备的体积及重量，而集成电路出现后，意外地发现了重要的其它特性：
高可靠、高性能、低成本等。
今天集成电路已浑入到我们日常生活的每一个领域。
集成电路一诞生，理论研究就跟不上工艺技术的发展。
工艺技术的突飞猛进使得研究人员感叹当一本专著成为文字时，许多内容已经过时。
集成电路是一门综合艺术，是电路、系统、器件设计以及各种工艺技术的综合。
只有各项技术的相互配合，取长补智短，兼顾各方面的因素，才可能取得高性能、高集成度，而且生产单位的特色及指导思想也将在其产品的设计及性能反映上来，还从来没有一个学科象集成电路一样综合了许多方面的技术，这对从事半导体技术的人员提出了很高的要求。
首先是必须不断接受新的知识，并且还要有很宽的知识面，集成电路发展史上的两次飞跃，就分别是半导体技术与电子线路和计算机技术结合的产物。
本课程的任务是学会运用已学过的电子技术、晶体管原理、工艺原理等知识去了解集成电路的设计，制造中的问题，学好一些共同的基础性的知识，并学习对集成电路设计中的问题进行工程估算。
发展概况
一九四八年晶体管被发明后，五二年英国的Dummer就提出了“固体功能块”的设想。
五八年，一位美国工程师在调研军用电子设备超小型化的报告中，首次提出了以同一种材料硅来制作电阻、电容和晶体管，并且可将这些元件直接制作在电路中它们应处的位置上，实现内部平面连线。
三个月后，制作出了由硅pN结电容、硅电阻、硅晶体管组成的全硅材料相移振荡器。
与此同时，美国的仙童公司发明了硅平面工艺和pN结隔离技术，五九年，有人将这几种技术综合起来，制作出了pN结隔离的，全平面工艺硅集成电路（SIC）。
SIC出现后，引发了一场争论，集中反映了三个方面：
1、集成电路中每个元件都不是最佳，则由这些元件所构成的电路的性能将较差。
2、电路的成品本应为每个元件成品率的乘积，当构成电路的元件较多时，其成品率将极低。
3、集成电路的设计费用昂贵，且制造后功能无法更改，而已有的分立电路各式各样，都实现集成化不现实，成本太高。
显然，这三个问题都客观存在，但在集成电路发展过程，都得到了解决，第一个问题，虽然每个元件不是最佳，但元件性能一致性好，并随技术的进步，寄生效应逐步得到减弱甚至消除，其电路性能甚至优于分立电路，第二个问题，当工艺及设施的水平提高到一定程度时，成品率主要取决于材料特性当集成电路面积与单个晶体管面积相当时，其成品率也相当，第四个问题的解决是生产通过电路（如通用适放、数字逻辑门）另外对一些市场量大的产品则生产专用IC（如电阻、音响等），由于大批量生产，成本很低，如逻辑电路，每个等效门的价格六二年数十美元，现已降至数美分。
由于集成电路具有许多分立电路无法比拟的优点，尽量存在争论，仍得到飞速的发展。
SIC重大技术进展时间表
国内五六年研究本导体，北大等五院校联合办本导体专业，成立研究所，半导体厂相继开办，五七年研制出晶体管，六五年鉴定第一块IC，七五年研制出第一块LSI1KMOSROM，八零年研制出八位单纯微处理机。
爱整体国力的影响及指导思想（文革中的遍地开花）的影响，与国际先进水平落后很多，并且差距不断增大。
IC的分类
所谓IC，就是将构成电路的各个元件及互边线一起制作在本导体或绝缘衬底上，引出电源、输入、输出等各接线端，形成一个整体功能块，我们可以按照不同的标准对其分类：
按照制造工艺：
按照功能：
按集成度：
双极型逻辑IC的类型
双极型逻辑IC以Bip晶体管作为基本源元件，特点是：
1、发展早，基础好；2、速度快，稳定性好；3、负载能力强，因此在中小规模IC中广泛应用，其基本单元为门电路及触发器，而触发器又可由门电路构成，故门电路是类数字电路的最基本单元。
双极型逻辑IC的缺点是功耗大，集成度较低。
按照电路的工作特点，双极型逻辑IC可分为：
饱和型：
抗饱和型：
非饱和型：
上述各类型中，DETL、RTL、RCTL已被淘汰，HTL、TTL、STTL、ECL、I2L获得广泛的应用。
第一章IC中的寄生效应
1、IC中各元件均制作于同一衬底，注定了元件与元件之间，元件与衬底之间存在寄生效应。
2、某些寄生效应是分立电路所没有的，因此研究IC就必须了解这些寄生效应，产生寄生效应的原因减弱或消除寄生效应的方法，避免影响电路的性能。
3、可能的情况下，可以利用某些寄生效应构成电路所需的元件，简化设计线路。
为全面了解寄生效应，必须熟悉IC的制造工艺及其元件的结构与形成。
§1-1典型的TTL工艺及晶体管结构
典型的TTL工艺与平面晶体管工艺大致相同，主要差别在于“隔离”及“隐埋”。
1、隔离
IC中，各元件均制作在现衬底上，首先必须使各元件之间实现电隔而相互独立，因此需引入“隔离”工艺，在硅片上形成一个个相互绝缘的小区域，再在这些小区域内制作元件，这些小区域称“隔离区”或“隔离岛”，隔离的方法通常有pN结隔离，介质隔离，pN结一介质混合隔离。
目前，最简单、最低廉，也最常用的为pN结隔离，隔离的方式及结构如下：
在P型Si衬底上外区淀积N型外区层。
再有选择地扩散出P型隔离框，将N型上区层围成一个个独立的隔离岛，隔离框的扩散深度大于外区原厚度。
这样隔离岛与衬底及隔离框形成一个pN结，称衬底结或隔离结，如图所示。
将衬底S接最低电位。
则Vas或VBs≥即隔离pN结总是处于零偏或反偏状态，仅存在微小的漏电流，故隔离岛A、B处于电隔离状态。
2、隐埋
现在我们观察一个IC中的晶体管结构，在计算res时有：
其中rc2的截面积小，长度长，在res中占有主要地位，欲减小的res，则主要应减小rc2。
在IC制造过程引入隐埋工艺，在淀积外区层之前，在制造晶体管的位置上，预先对衬底进行高挎杂的n+扩散，以作为集电极的电流通道，这一工艺过程称隐埋工艺，相应的n+区域称隐埋层。
加隐埋层后，rcs在20Ω~60Ω之间，取决于晶体管的面积。
§1-2：
IC中的晶体管及其有源寄生效应
从前面的分析可知，IC中的晶体管是一外四层三结结构。
存在有源寄生效应。
准确地分析其特性需处理大量的非线性问题，非常困难，因此我们假定器件为一维结构，并引入大量的近似讨论其直流特性。
为此我们从简单的pN结入手。
引出埃伯斯-摩尔模型（Ebers-Moll）
一、理想的pN结=极管
有克莱定理：
1、数学近似：
2、一般计算：
3、工程估算：
二、双结晶体管的E-M模型
讨论一个两个pN结构成的晶体管。
规定结电流及结电压的正向为
当两pN结相距很远时，可以为互相无影响
当两结靠得较近时，相邻两pN结存在晶体管效应
此时：
其中：
将A、B的数值代入，以矩阵表示
此即为双结晶体管E-M模型，以图表示：
在这里，以pN结注入电流IDE、IDC作为参考电流，故称注入型E-M模型
利用晶体管的可逆性特性：
三、四层三结E-M模型
将IC中的晶体管简化为四层三结的一维模型
从模型可以看出，IC中的晶体管除主晶体管外，还存在一个寄生pN管，欲得到pN管对NPN管影响的程度，最直观的方法是引入四层三结E-M模型，并与三层二结E-M模型进行比较，仍规定电流电压的正向为
四、IC中晶体管的有源寄生效应
为便于分析，首先给出IC中晶体管的典型参数
并作如下简化：
下面按晶体管的不同工作状态讨论寄生效应
1、NPN管正向有源
与普通NPN管比较，仅增加了IB、IC的反向漏电流，同时增加了一项衬底电流，使电流功能增加。
2、NPN管截止
寄生晶体管截止，IE反向电流不变
IB、IC中都增加了与衬底结相关的漏电流。
增大100倍，且整个电路增加了衬底漏电流IS。
功能增大，温度稳定性差
3、NPN管反向运用：
晶体管三个端电流对衬底漏电流的比值为：
4、NPN管饱和
大双极型数字电路中，一般都只使用一个正电源，则衬底接地
考虑一个射极接地的晶体管
物理意义：
集电极电流被衬底结漏电流分流下降，故Vces下降。
此时衬底漏电流较大：
五、降低有源寄生效应的办法
综上所述，寄生PNP管的影响主要是增加漏电流，影响隔离效果。
考察衬底漏电流的情况：
当NPN管正向有源或截止时
可通过减小衬底强面积和选择有关材料的电阻常调整。
当NPN管工作于反向或饱和时
这部份电流很大，唯一的途径是减小αSF，目前主板的措施有掺金及设置隐埋层。
1、隐埋层的影响
设置隐埋层对PNP管的影响主要有三方面：
首先：
加大了寄生PNP管的基区宽度，从这一点考虑埋层必须有足够大的区域（超过npn管基区）
其次：
增加了NPN管基区浓度，减小了注入效率
第三：
埋层杂质上推，杂质电离后，成为具有一定分布的电离中心，这一电离中心为分布形成一个向上的电场，阻碍PNP管基区内少子的运动。
加埋层后
2、掺金：
金在半导体内形成有效复合中心，可显著降低载子寿命，掺金于PNP管基区内，可使αSF＜0.01。
需说明的是
a、掺金浓度不宜太高，否则会使半导体一材料的电阻率上升（类似于杂质补偿）
b、掺金对NPN管和PNP管的影响不一样
因此掺金后，尽量Au可能扩散至整个芯片内，但NPN管的β值仍可控制在数字电路晶体的合理范围内β=15～30
§1-3：
IC中晶体管的无源寄生效应
四层三结结构晶体管E-M模型描述了有源寄生效应，实际上晶体管中还存在电荷存贮效应（以电容表证）和欧姆体电阻（以电阻表证），这些以无源元件等效应称无源寄生效应。
由于实际晶体管为三维结构，且存在发射极电流集边效应，基区电导调制效应，有效基区扩展效应等，精确描述无源寄生效应非常困难，只能通过大量的近似获得粗略的结果。
描述无源寄生效应的典型的晶体管结构如下
一、寄生电阻：
1、发射极常连电阻：
2、集电极串连电阻：
3、基区电阻ro
二、寄生电容
1、势堂电容
PN结纺压发生变化时，空间电荷区发生变化
2、扩散电容CD
PN正偏时，两边建立一定的可纳少子贮存电荷，发生在少子扩散区，故称扩散电容。
3、延伸引线电容
铝电极面积总量是大于接触孔面积，于是延伸电极通过氧化膜与其下的半导体形成MOS电容，一般小于Cj、CD，仅在高速电路中需要考虑。
三、IC中晶体管的等效模型
在数字电路中，采用掺金及隐埋工艺，使寄生PNP管退化到可以忽略的程度，这时晶体管等效模型如下：
第二章TTL电路
在双极型逻辑集成电路中，中、小规模IC中应用最广泛的是TTL电路。
因此，本篇以TTL电路为重点，从集成电路设计的角度出发，分析其工作原理、静态特性、瞬态特性，并作线路设计及版图设计。
此外，ECL作为速度最快的电路类型。
I2L作为双极数字IC中集成度最高的电路类型，考虑其特殊性。
本篇也将作简单的分析。
§2-1Bip—数字IC的演变
最早考虑集成化的是DCTL电路。
如图所示
突出优点是电路结构非常简单
致命弱点是存在抢电流现象，造成逻辑混乱。
第一种实用型的数字IC出现于61年，RTL电路，如图所示
在DCTL的基础上加上均流电阻，减弱了抢电流现象，显然要求均流电阻远大于发射结动态电阻。
缺点是：
均流电阻加于信号通道以速度降低
为克服RTL速度慢的缺点，在均流电阻上并联一电容C，则构成RCTL
优点：
瞬态时，电容C相当于短路，提高了速度，且电阻可取高阻值，均流效果更好。
缺点：
引入电容使成本大幅度上升
六二年，采用二极管耦合的DTL问世
耦合二极管DA、DB、DC与电阻R1构成输入与级，T与R2构成倒相输出级。
D1、D2电平位移提低电平噪容，R3泄漏电阻、减小存贮时间。
优点：
容而集成
缺点：
速度慢
现在仅有其变型电路HTL以其高抗干扰性能应用于工业控制系统
同年出现了TTL，使数字IC进入一个新阶段
六三年，美国德克萨斯仪器公司生产出第一代标准TTL
其标准为：
输入采用多射极输入与级
输出采用有源负载六九年出现币二代
其标志为：
采用嵌位二极管抗饱和
§2-2简历TTL与非门
一、两管单元TTL
1、基本电路
2、工作原理
T1，R1构成输入与级
在电路截止过程，T1正向运用，对T2基区超量贮存电荷具有极强的抽到作用。
T2、R3倒相输出
3、特点：
a:
电路简单
b:
速度较DTL提高很多（输入与级的反抽）
c:
抗干扰能力差
d:
负载能力差
e:
导能延时长
4、改进方向
a:
增大IB2
b:
采用有源负载
二、四管单元TTL“与非”门
1、基本电路
2、工作原理：
3、电压传输特性曲线
4、特点：
a:
抗干扰能力增加一个结压降
b:
负载能力增强Ⅰ驱动电流加强
Ⅱ导通态时，T3截止，仅需吸收TL
d:
存在瞬态大电流，D上有大量存贮电荷，影响速度。
5、改进方向：
给D5提泄放加路
三、五管单元TTL
1、基本电路
2、原理分析
与四管单元同
3、电压传输特性
与四管单元同
4、特点：
将D改为T4，且加上泄放回路，对速度有利
5、改进方向
见六管单元TTL“与非”门
§2-3六管单元TTL“与非”门
与四管单元、五管单元TTL“与非”门在很大程度上改善了简历TTL“与非”门的性能，但它们存在共同的弱点，归纳如下：
1、抗干扰能力差
2、泄漏电阻R3分流，使T5和基极驱动电流下降，导通时间延长，速度下降。
解决办法：
期望R3为可变电阻，导通过程呈高阴，截止过程呈低租。
两个问题的解决都归纳到泄漏电阻R3，以一个有源网络替代R3，于是引出了六管单元TTL“与非”门。
一、基本电路
二、工作原理
T1、R1构成输入与级
T2、R2构成分相级
T3、T4。
T5构成输出级
R4泄漏电阻
R5限流电阻
T6RbRc有源泄放网络。
由于T6接有串连电阻，在电路导通过程，T6比T5晚导通。
又T6天泄放回路，故在电路的截止过程，T6比T5晚截止。
这样，在T5导通过程中，T6仍截止，IE2全部用驱动T5。
在T5截止过程中，T6仍导通，为T5管提供一条低阴泄放通道，故速度大为改善。
三、静态工作点估称
1、电路导通态
2、电路截止态：
四、电压传输特性
输出电压与输入电压的关系称电压传输特性，精确地推导电压传输特性的数学表达式非常困难，在此，进行定性分析。
五、静态参数
衡量一个电路的静态特性的优劣具有三个指标：
静态功耗
负载能力
抗干扰能力
1、静态功耗：
2、负载能力：
负载能力的直接反映为扇出数，但与IIL、IIH密切相关。
a:
输入短路电流ISE
输入端接地时，流出输入端的电流
b:
输入低电平电流ISE
c:
高电平输入电流IIH
一个输入端接高电平，其余接地时，流入该输入端的电流。
此时，该发射结反偏，故也称输入反各漏电流。
考虑两个输入端的情况：
3、抗干扰能力：
a:
输出高电平电压
b:
输出低电平电压
c:
最大输入低电平（关门电压）
d:
最小输入高电平（开门电压）
e:
高电平噪容
f:
低电平噪容
g:
输入嵌位电压
负向干扰时，将有大电流流径R1、T1，因此通常在输入端对地加一嵌位二极管，限制负向于干扰幅度。
由于理想二极管VF≈0.7V，因此嵌位电压实际上反映了对二极管串连电阻的限制。
《半导体集成电路》
第一章
双极型逻辑电路
（一）
六、瞬态特性：
传输特性反映了电路输出电压，随输入电压变化的规律。
瞬态特几天是研究在一定的输入作用下，输出电压随时间的变化规律。
瞬态过程实质上是电路中各寄生电容的充放电过程。
因此，我们必须首先研究带有电容的等效电路。
这一电路比较复杂，我们以一定的原则将其简化：
L
a:
瞬丰收过程中两端电压基本上不变化的电容可忽略，如Ce3, Cc1
b:
两端电压变化幅度相同的电容可以合弃。
如VB1，VB2跟踪变化，两节点电容可合开。
c:
如电容两端电压分别随时间而度，则分别同时计入相关节点，如DCC2，CC3，CC5。
注意，由于充放电电流差异计入基极时为原电容值，计入集电极则乖β倍。
d:
如果容两端电压在瞬态过程不变化，可忽略如CC6Ce6
按照上述原则，作出六管单元TTL“与排”门艾效电路
即使得到了等效电路，精确分析瞬态过程依然十分困难，因为：
a:
输入不可能是理想方波
b:
晶体管及β不为常量
c:
晶体管的结电容不为常量
对于IC的设计者，重要的是找出降低平均传输长期共存延迟时间的方法，所以我们仅对瞬态过程进行定性分析。
1、延迟时间
Vi跳变到电平时刻Vo开始下降的时间，对交于T5开始守通，通过T5放电的时间，
a:
Vi上跳瞬间，T1转为反向工作，IR1通过T1集电结对C1充电，当VB2由0.4V上升，到0.7时，T2导通。
由于△V=0。
3v很小，充电电流大。
这段时间很短。
b:
T2导通后，IE2逐渐上升，对C3充电，使得VB5上升到0
.7v，TS导通，延迟过程完成，
在此期间，IR1分为两部份，对C1的充电电流及对、T2的驱动电流。
这一过程主要取决于IE2的发上升速度（fT2）
2、下降时间
从T5导通到T5进入饱和的时间T5进入饱和取决于
a:
驱动电流IB5
在此期间IB5不恒定,取决于IE2R的大小及升上升速度.
要求FT2高C3小R1小
b:
T5的负载情况：
T5导通时，T2已先导通，故VO已下降，只是未降至最终值。
若FT2小，则VC2下降慢，T5导通后，VO迅速下降，使VC2-VO增大当VC2-VO=1.4V时。
T3T4导通，瞬态大电流注入T5集电极，使T5不能进入饱和，VO的下降与T5无关，而跟随VC2下降
目前的产品主要是这种情况
故要求fT2高C2小
若T2设计得好，Ft2很高，则tf主要取决于fT5及C5
3、存贮时间tS
Vi下跳开始到VO开始上升的时间，对应于T5的退饱的时间。
a：
ViT跳瞬间，T1转为正向工作，T2的存贮电荷被T1很快抽走，使VB2降至小于1.4V从而F2载止，T5的驱电流消失
这一过程很短，可以忽略
b:
T2载止后IE2=0T6网络仍导通，T5R的基本趋量贮存电荷很快被T6抽走。
T5集电极情况比较复杂：
T2退饱和后VC2上升但VO仍不变
当VC2-VO=1.4V时，T3集电极T4导通
产生瞬态大电流注入T5与负载电流一起，对集电极趋量贮存电荷加速复合。
基中：
TCP集电区少子寿命
QCS（0）趋量贮存电荷初始值
IB5基极反抽电流
ICS5平均集电极饱和电流
从根本上看，应减少QCS（0）这家是STTL的出发点，林工艺上，可以掺金减少
从根本上看，应减少Qcs（0）。
这家是STTL的出发点。
从工共上，可以掺金减少TCP
在线路结构上，T6M网络减少了IB5（0）降低了饱和深度S。
4、上升时间tr
VO从VOLH上升到VOH的时间，对应于T5从脱离饱和到载止的时间
T5退出饱和后，T6网络的继续抽反及T5的复合，基区贮存电荷逐步减少，IC5逐步下降F降，直至T5载止。
a:
VB5逐步下降，IC5下降，使得
b:
VB5<0.7IC5=0
c:
当V0≥1.4时，负载门T1反向，IL=0
IR5逐渐减小，直至V0=V0H
最终IR5=N0IIH+IR4
要求：
5、瞬态功率
前面的分析可知，有源负载结构的TTL电路，在导通瞬间和载止瞬间存在瞬态R电流
这样，TTL电路将静态内耗外，还附加有一项瞬态功耗
一个典型的STTL四管单元“与排”门的电流波形如下
导通过程中，瞬态电流最大值几mA。
载上过程中，瞬态电流最大值37mA
最大瞬时功耗:
七、六管单元TTLL“与非”的特点
1、传输特性曲线近似矩形，过渡区窄，与五管单元比较，抗干拢能力显著增强。
2、以T6网络作为有源泄放网络，瞬态特性好，速度快，电路优值小。
3、温度特性好，工艺离散性的影响小。
六管单元“与非”门中，对性能影响最大的最T5的工作状态。
T5，T6均设计的浅饱和，则对温度变化及β的离散性具有一定的自调整作用，这是因为温度或工艺的变化对F5，T6具有相同的影响：
由于具有这些优点，六管单元化TTL的甚高速电路
中获得广泛的应用
八、线路设计考虑，（中速中功耗为例）
1、电阻阻值的先取
由前面的分析，由路的静态参数和动态参数对电路中的电阻阻值要求相矛盾。
阻值大，速度低
阻值小，功耗大，负载能力差。
一般情况下，静态参数对阻值的依赖性比较单一，而瞬态参数除与阻值有关外，还对寄生电容，晶体管特性等依赖性很大。
因此，阻值设计时，先满足静态指标，再尽量取小一点，以兼预瞬态瞬指标。
a：
R1
R1取值影响IILICCHIXXL及tf，tf
b：
R4
R4R的取值主要影响ICCH
c：
R2
R2的取值主要影响ICCL及td
d：
R5
R5主要影响瞬态动耗及tstr
2、T6网络的设计：
a：
T6网络的分类
深饱和型
浅饱和型
放大型
b：
深饱和型网络
c：
浅饱和型网络
抽取电流的动态电阻：
d：
放大型
e：
T6网络设计：
对中速电路
T5可选择深饱和工作状态
T6可选择深饱和工作状态
分析六管单元TTL电路的瞬态特性,欲加速电路导通过程,则要求IB5大.将使输出管饱和度增加,导致电路的载上时间延长,故对速度的改善不大.
于是对速度的进一步要求归结到解决IB5的增大与晶体管饱和深度增加的矛盾,即希望保持较大的驱动电流以获得高的导通速度,同时义能防上晶体管饱和过深而获得高的载止速度.
基于这一思想,六九年产生了第二代TTL电路,利用有特巷势重二极管（SBD）钳位抗饱和技术,使TTL的性能大幅度提高.（tpd=3nsTTL~10ns）低功耗型STTL（LSTTL）则在速度与TTL相当的条件下,使动耗降重2mw.仅为TTL电路的五分之一,成为TTL电路中电路优值最小的系列.
本节仅介绍STTL电路的特殊性,一般工作原理与TTL相同.
一、STTL
1、肖特基势重=极管
当金属与半导体接触时，存在一个接触势至形成有特基=极管（SBD）
与PN结工极管相比SBD具有如下特点：
a：
正向压降低
b：
开关时间短
c：
击穿电压高
2、SBD抗饱平口原理
避免了晶体管进入深度饱和，从面使存贮时tS大为减少。
3、STTL电路：
以带SBD钳位的晶体管取代TTL电路中可能进入饱和的晶体管，则得到STTL电路。
由于ts减少，由路速度大大提高。
六管单元STTL“与非”门如图所示：
a：
速度显著提高，或保持TTL速度的情况下，大大降低功耗
b：
输入漏电流大大下降。
T1反向运用时，由于SBD钳位反向了射能力弱了寄生PNP
d：
VOL增大，低电和荣容下降
e：
SBD漏电流大，使电漏电流增加
f：
增加了BC结电容（SBD耗尽层电容）
g：
SBD工艺要求高，成品率略有下降。
二、LSTTL
由于STTL解决了晶体管的强驱动与深饱的矛盾，电路速度显著提高
当保持电路原有速度时，即可改变元件值，如增大电阻阻值以取得较小的巾耗。
当刻意追求低巾耗时，还可以从电路结构及工共方成进行改进。
1、电路结构：
a：
输入级与DTL相似，采用多于元件SBD作为输入=极管
另：
SBD反村向，不用的输入可直接接电源。
IIH下降
b：
汇漏电阻由接地改为搠输出，隐你了功耗，但泄放能力下降。
C：
增加DO2加速通过程
导通过程放电电流又转换的后的驱电流伎
2、工艺措施
§2-5TTL电路的温度特性
电路的参数总是随温度而变，按照使
升级会员 