低压基准电压源电路的版图设计毕业设计.docx
《低压基准电压源电路的版图设计毕业设计.docx》由会员分享，可在线阅读，更多相关《低压基准电压源电路的版图设计毕业设计.docx（65页珍藏版）》请在冰点文库上搜索。
低压基准电压源电路的版图设计毕业设计
摘要
集成电路版图是集成电路系统与集成电路工艺之间的中间重要环节，集成电路版图设计是指把一张经过设计的电路图转变为用于集成电路制造的光刻掩膜版图形，再经过相应的工艺加工制造出能够实际应用的集成电路芯片。
版图设计的优劣直接影响电路生成的芯片的成品率及可靠性。
而集成电路中的基准电压源可以在温度和电压不断变化的环境中保持相对稳定的参考电压,基准电压源的性能直接影响到整个系统的精度和性能。
因此,低压基准电压源版图设计具有非常有意义。
本文基于Cadence软件版图设计平台,采用的是XiYue3um40VBipolarDesignRule。
设计的版图元件包括NPN、PNP、二极管、电阻、电容。
本次设计的主要目的是熟练使用cadence版图设计软件，熟悉电路知识和版图设计规则，掌握基本元器件的内部结构及版图画法，学会布局布线及其优化，从而掌握版图设计方法。
本次设计的版图顺利通过DRC和LVS验证，表明本版图设计符合要求。
关键词cadence软件,版图设计,TL431
Subject:
TheLayoutDesignofLow-voltagereferencevoltagesourcecircui
Specialty:
Microelectronics
Name:
YuanXiaoWei（Signature）＿＿＿＿
Instructor:
LiuShuLin（Signature）＿＿＿＿
Abstract
TheIClayoutisinthemiddleofanessentiallinkbetweentheICsystemandintegratedcircuittechnology.IClayoutdesignisadesignschematicintoforuseinintegratedcircuitmanufacturingphotolithographymasks,graphics,andthenthroughthecorrespondingprocessmanufacturingtothepracticalapplicationoftheintegratedcircuitchip.Thelayoutwilldirectlyaffecttheyieldandreliabilityofthechipsgeneratedbythecircuit.AndthereferencevoltagesourceintheICcanmaintainarelativelystablereferencevoltageinthechangingenvironmentoftemperatureandvoltage,directlyaffectstheaccuracyandperformanceoftheentiresystem.Therefore,thelowvoltagereferencevoltagesourcelayoutisincrediblymeaningful.
ThedesignisbasedontheCadencesoftwarelayoutplatformisXiYue3um40VBipolarDesignRule.ThedesignofthelayoutcomponentsincludesNPN,PNP,diodes,resistanceto,capacitors.Themainpurposeofthisdesignisfamiliarwiththecadencelayoutsoftware,familiarwiththecircuitofknowledgeandthelayoutdesignrules,tograsptheinternalstructureofthebasiccomponentsandtheversionofthedrawingmethod,andlearntolayoutoptimization,inordertograspthelayoutmethod.
ThedesignoftheterritorypassedDRCverificationthateditionmapdesigntomeettherequirements.
KeyWords：
Cadence,layout,tl431
第一章绪 论
1.1选题背景及意义
基准电压源模块是电路系统中为其它功能模块提供高精度的不随温度变化的电压基准源，或由其转化为高精度的电流基准，为其它的功能模块提供精准、稳定偏置的电路。
它是模拟集成电路与数模混合集成电路之中非常重要的模块。
基准源输出的基准信号必须稳定，并且与电源电压、温度以及其他的变化无关。
对模拟电路系统而言，基准电压源的性能的优劣将直接影响到整个系统的精度和性能，基准电路的任何偏差都会非常严重的影响其它电路的性能和精度。
因此，整个系统的精确度在很大程度上依靠于内部或外部基准的精确度，如果没有一个满足要求的基准电路，就不能精确地实现系统预先设计的性能。
因此，对于如何提高基准源的性能和集成度一直是大家研究的热点和难点。
集成电路的设计是指根据电路预先设计的功能和性能的要求下。
然后正确的选择系统的配置、电路的形式、器件的结构、工艺方案和设计规则。
再尽可能的减小芯片的面积，从而降低设计成本，缩短设计周期，以保证全局的优化，设计出符合设计要求的集成电路。
集成电路版图设计是整个集成电路设计之中的后端工作。
集成电路版图设计是将集成电路从电路转化为电路芯片的一个非常重要的设计过程。
在整个设计的过程中，版图（1ayout）设计是把每个元件的电路符号表示转换成图形表示，同时，元件间相互连接的线也被转换成为几何图形。
通过集成电路版图的设计，可以将具体的电路变为一个可物理实现的平面图形，再经过特殊的工艺在硅片上加工成为符合我们需要的立体的器件结构。
因此，版图设计在整个芯片设计制造中起着非常关键的作用。
1.2发展趋势
版图设计是根据已经设计好的电路和相应的制造的工艺水平,按照一定的给定的设计规则,将电路图转变为成为光刻用的掩模板图形,这些掩模板图形包括制造集成电路所有所用到的隔离岛、埋层、基区、发射区、P+离子注入、N+离子注入、接触孔、通孔、金属层等一系列工序的几何图形。
版图设计是一项复杂的巨大工程，如果仅靠人力实现显然是不可能的，因此我们需要借助（EDA）软件进行计算机辅助设计。
Cadence软件是一款非常优秀的版图设计软件平台，国内外很多公司借助CadenceVirtuoso软件设计平台进行设计，故本次的设计我们借助了CadenceVirtuoso工具，它可以提供完整的IC设计环境。
本论文运用此工具中的layout进行版图设计，使用LVS验证和DRC验证对我们设计好的版图进行版图电路图对比检查和设计规则检查，来保证本次设计的版图的正确性。
1.3本文工作
本毕业设计主要工作是根据电路设计出版图并通过验证设计过程中尽量减小面积和器件尽量匹配。
由以下部分组成：
第一章绪论对选题背景及意义、研究现状、本文内容进行了介绍。
第二章版图设计原理 对版图设计进行简要简介
第三章设计方案 对本次设计内容和方案进行简要介绍
第四章低压基准电压源版图设计对版图具体设计过程进行介绍。
第五章总结对本次设计的总结。
第二章版图设计原理
集成电路版图设计是指将电路工程师设计产生的电路通过EDA版图设计工具进行布局布线，并进行物理验证，最终产生供制造用流片的GDSII数据的中间过程。
换句话来说，就是将电路工程师设计的电路转化为芯片制造时所用的掩膜图形，即设计工程生产过程中平面工艺中所需要的各种掩模板，模拟集成电路的掩模板所需要的图形包括以下几层：
ＮＢＬ埋层、隔离岛、基区、发射区、接触孔以及金属层等。
2.1版图设计方法
版图设计方法有很多种，我们可以从不同角度对其进行分类。
按我们设计是手工设计还是计算机辅助设计,我们可将版图设计的方法分成手工设计和计算机辅助设计两大类。
如果我们版图设计按照对布局布线位置的限制的限制来分,则可把版图的设计方法分成全定制设计法（fullcustom），半定制设计法（semicustom）和定制设计法。
下面我们对三种版图设计方法做简要的介绍。
2.1.1全定制设计方法
全定制的设计方法主要适用于对设计质量和性能有着最严格要求的芯片,比如对芯片要求有最小的信号延迟、最小的芯片面积,而相对于设计周期和设计成本要求不是太严格。
例如计算机中的CPU芯片就是全定制的最佳事例。
CPU对电路性能要求非常的高，而且生产量也是非常的大，我们设计者希望得到最高速度、最低功耗和最节省面积的芯片设计，因而一般采用全定制的设计。
全定制的设计方法主要以人工设计为主，计算机仅作为绘图与规则验证工具起着辅助设计的作用。
对于版图的设计，版图设计者需要进行反复比较、调整和修改；并且对于每个器件都要有最佳的尺寸；电路的拓扑结构要有最佳和最合理的版图布局；器件之间的连线要寻找佳的，最短的路径。
对于版图设计的每一部分我们都追求精益求精，不断修改完善，从而把每个器件和每个连线都安排得最合理、不互相影响，在获得最好的芯片性能的同时，尽量减小芯片的面积降低成本。
目前，通用集成电路因为产量很大，为了降低成本和提高性能我们一般采用全定制的设计方法。
而对于其他设计方法中所使用的最基本的单元器件，如标准单元中的库单元、门阵列中的标准单元，我们追求最佳的性能和最小的面积也采用全定制的设计方法。
模拟集成电路因为其比较的复杂而且无固定的电路实现形式，因而一般采用采用全定制的设计方法。
通用逻辑阵列我们设计的时候很少采用全定制的设计方法，因为这样的设计周期长、成本高。
但是对于简单。
规模较小而又有一定批量的专用集成电路，也可以采用全定制的设计方法。
超大规模的集成电路的设计，我们一般不采用全定制的设计方法，但是其内部单元有很多重复的单元结构的电路，我们对于其单元电路可以采用全定制的设计方法。
其中可以重复使用的单元电路可以通过人工设计，然后利用计算机版图设计软件辅助设计功能，复制其中可以重复利用的单元电路版图，从而绘制出整个电路的版图。
2.1.2半定制设计方法
半定制的设计方法主要应用于数字集成电路的设计，因为数字集成电路电路主要由MOS晶体管和晶体管之间的互连线两部分构成。
在不同的电路的版图中，每个晶体管的构造大体上是相同的，其中的差别仅仅是其中电路所包含的晶体管的数量是不同的或者是晶体管之间相互连接的方式有所不同。
如果预先将一定数量的晶体管先制作好，形成半成品，然后我们用户只需要根据自己的需求连线就可以生产出各种不同的数字电路。
由于半成品是可以事预先批量生产出来的，所以这样的方式能够大大提高各种数字集成电路的设计速度，尤其是对一些特殊的，小规模的数字集成电路由重要的现实意义。
半定制法主要由门阵列和门海两种形式。
2.1.3定制设计方法
我们仅仅从版图面积的角度来分析,全定制的设计方法设计的芯片面积利用率最高,基本上没有多余的地方,也就是说没有空余的地方,从而面积相对可以做到最小。
但是这种设计方法也有缺点，其版图几乎没有股则可循,很少能够有可以重复使用的单元，因此只能是用手工进行设计,无法利用计算机自动布局布线。
对于半定制的设计方法其刚好相反,其电路器件大多是规则排列的,因而有规律可循,单元版图可以重复利用。
但是其缺点是芯片上有很大一部分面积是无用的,浪费的芯片面积过大。
定制的设计方法应该说在一定程度上吸收或结合了这两种设计方法的优点而克服了这两种设计方法的缺点,因此这种版图设计方法被广泛采用。
2.2版图设计流程
集成电路从60年代开始,历经了小规模集成,中规模集成,大规模集成,到现在的超大规模集成。
单个芯片上已经可以集成数以亿计的晶体管。
因而对于如此规模的集成电路的版图设计是一项浩大工程，对于复杂的集成电路的版图设计,我们一般按以下步骤进行设计:
1.模块的划分。
我们通常把整个需要设计的电路划分成许多个子模块，然后针对每个子模块进行设计，从而降低设计规模和难度。
并且版图模块的划分可以更好地为每个子模块和整个芯片选择一个合理的的优化布图方案。
2.布局布线。
我们首先根据电路图和各个器件的结构，选择合适的布局以达到尽量减少布线难度的。
然后我们对各个子模块的面积进行调整，已达到面积最优。
接着完成子模块间的连接线,并进一步的优化布线结果。
3.版图面积压缩。
当我们子模块间的布线完成后，我们在尽一切可能减小压缩芯片的面积，从而降低芯片面积。
4.版图检查。
版图检查主要包括三个部分：
1）DRC（DesignRulesChecker）。
当我们完成版图的设计工作之后，在生成最终生产用的的图形之前我们要进行DRC检查设计过程的违反设计规则的错误，当运行DRC时候程序就会按照我们给定的设计规则检查设计错误，当程序发现错误时，会在错误的地方做出标记高亮显示。
2）ERC（ElectricalRulesChecker），ERC是用来检查连线是否短路，线路开路以及floating结点。
ERC检查短路错误后，会将错误提示局限在最短的连接通路上。
3）LVS（LayoutVersusSchematic），当我们运行LVS查错时候程序会比较IC版图和原理图，从而生成报告，报告版图连接和原理图的不一致，并进行修改直到版图与电路图完全一致为止。
5.版图修改。
此时的工作主要包括检查Label是否正确，label所选的layer是否正确；Power&Ground连接是否有问题，得到的files是否确实可靠，检查netlist中器件类型的命名是否规范等。
6.寄生与仿真。
在实际电路的制作过程中，会产生寄生参数：
寄生电容，寄生电感和寄生电阻。
7.版图完成。
后端数据接口处理，确认芯片版图的设计和尺寸，落实相关foundry流片计划，确认设计数据（GDSII文件）大小。
2.3模拟电路设计方法
模拟集成电路速度比较快，但是功耗较大，集成度比较低。
并且模拟电路一般没有固定的规律，设计比较灵活。
因而进行版图设计的时候，要进行全定制的设计。
当我们进行模拟集成电路版图设计的时候，我们主要要解决电路性能、匹配、速度等问题。
2.3.1器件对程设计
对称是为了匹配，它是模拟电路版图设计中的重要技巧之一，对称包括器件对称，布局布线对称等。
简单说来，就是将两个器件的周围环境设计一致，重要的匹配规则如下：
（1）把匹配器件相互靠近放置
如果把要求匹配的器件相互靠近放置，无论衬底材料的均匀性，掩模板的质量及芯片加工对他们的影响都可以认为是相同的。
（2）保持器件方向一致
如果器件放置方向相同，就可以尽量避免由于在光刻及原片加工的许多步骤中沿不同轴向的特性大小不一而造成的失配。
（3）增加虚拟器件
两个器件的对称轴两边保持相同环境很重要，如果两边不同，可在另一边加入与对边相同的虚拟器件，来实现对称性，提高匹配。
（4）共中心
对于较大的晶体管，不好实现对称，但可尽量实现中心对称，也可以提高匹配率。
2.3.2无源元件匹配
（1）电阻匹配
对于大数值的电阻，通常将其分为较短的电阻单元，平行放置并串联起来。
从匹配和可重复性的角度讲，这种结构比“蛇形”结构要有月的多，因为后者在拐角处的电阻较大。
（2）电容匹配
高密度电容器的制作可以采用以下结构：
多晶硅覆盖扩散区、多晶硅覆盖多
晶硅或金属覆盖多晶硅，它们均作为电容器的两个极板，并在它们之间生长较薄
的氧化层。
由于多晶硅与扩散区构成的电容器结构简单，尽管它的线性度比其他
两种低，这种结构在当今模拟电路工艺中仍然使用的比较广泛。
2.3.3优化布局连线
连线的优劣会影响到设计精度和速度。
如果连线较长，连线的平板电容和边缘电容会使工作速度降低。
例如，在一个混合信号系统中，时钟信号必须通过许多长的连线接到各个模块，从而产生相当大的连线电容。
更重要的是，线间电容导致了显著的信号耦合。
我们要尽量优化布局减少连线的长度．
连线电阻也要引起注意。
在低噪声应用中，长连线可能会产生相当大的热噪声，而且接触孔和通孔也存在大的电阻。
长导线的分布电阻和分布电容也会引起信号的延迟与弥散。
弥散是指信号沿导线传输时其跃变时间明显增加。
如果以时钟边沿确定一个采样点，弥散就会带来特别麻烦的问题。
芯片上电源总线和地线的设计也要注意很多问题。
在大的集成电路设计中，沿电源总线的直流或瞬态电压降可能会很大，因而影响由同一个电源总线供电的敏感电路正常工作。
而且，为保证电路的长期可靠性，电迁移现象要求总线要有较小的宽度。
2.4集成电路设计技巧
最后，介绍一下在集成电路版图设计中常常用到的一些技巧。
使用这些技巧，可以减少芯片面积，提高电路性能，降低生产成本。
1.合并公共区域
一个较好的版图，不是每个元件都相互独立，而是尽可能地将各个元件的公共区域合并在一起。
如不同元件的接地部分和接电源部分是公共部分，可以将不同元件的这部分合并在一起减少芯片尺寸。
2.减线法
在芯片面积较大的版图上，对于单层金属或双层金属布线的工艺，几乎一半以上的芯片面积用于信号连接，因此减少布线对于减少芯片面积有着很重要的意义。
3.布线
集成电路中，主要用铜铝合金作为连线，通常是以一种作水平方向布线，另一种作垂直方向的布线。
但对于小规模的电路我们要尽量只使用一层金属布线，这样就可以少许多的工艺步骤，从而降低成本．
4.利用EDA工具提高设计速度
对于电路中大量重复的单元，可以将它们的版图精心设计好并放入库中保存，在需要时随时调用，无论对称、旋转、平移，都可以用来组成新单元，达到节省建立版图时间和减少错误的目的。
第三章设计方案
3.1设计平台
3.1.1Cadence软件简介
CadenceDesignSystemsInc.是全球最大的电子设计技术（ElectronicDesignTechnologies）、程序方案服务和设计服务供应商。
产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。
其总部位于美国加州圣何塞（SanJose）。
Cadence是CADENCE公司生产的集成电路设计软件的总称，是个大型的EDA软件，EDA是电子设计自动化（ElectronicDesignAutomation）的缩写,cadence是具有强大功能的集成电路设计系统。
作为非常强大地EDA设计工具，Cadence可以完成系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计,IC物理验证，PCB设计和硬件仿真建模。
Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面具有强大的功能，因此Cadence软件是IC设计师必备的工具。
我们设计的一般步骤大概有如下几步：
画schematics（电路）、画相应的layout（版图）、进行版图设计规则检查（DRC）、做电路与版图的一致性检查（LVS），导出最终版图的gds文件。
3.1.2Cadence软件使用说明
首先我们要进入系统操作平台打开Cadence软件，进入版图界面的命令为：
cd用户名
icfb&
然后出现CIW窗口,如图2-1所示。
图3-1CIW窗口
接着建立库（library）:
窗口分为Library和TechnologyFile两部分。
Library部分有Name和Directory两项，分别输入我们要建立的Library的名称和路径。
然后在TechnologyLibraryName中输入工艺库的名字，我们使用的是西岳工艺库文件；
然后建立单元文件（cell），在LibraryName中选择存放新文件的库在CellName中输入名称然后在在Tool项，选Composer-Schematic编辑电原理图，选择Virtuoso编辑版图。
然后我们进入相应的界面进行设计。
电路（Schematic）设计界面简介：
编辑431电路的原理图时我们使用Candence自带的analogLib库中的模型（model）。
编辑完之后，改正错误。
编辑时常用的快捷键有：
i:
添加新元件；
p:
添加输入输出pin
l:
添加wirename
w:
添加连接线
W:
添加总线。
图3-2schematics窗口
版图（layout）设计界面简介：
版图编辑是打开Vituoso编辑窗口,弹出一个细长型的LSW窗口,该LSW窗口定义了版图各层的作用。
画版图的基本操作步骤为：
首先在LSW中选定相应层，然后在版图编辑窗口的Create下选要画的几何形状，再在可编辑区域完成绘图。
图3-3layout窗口
主要编辑快捷键
Undo－取消对应快捷键：
u
Redo－恢复U
Move－移动m
Copy－复制c
Stretch－拉伸s
Delete－删除del
Merge－合并M
2．主要创建命令
Rectangle－矩形对应快捷键：
r
Polygon－多边形P
Path－互联p
Label－标签l
Instance－例元i
Contact－通孔o
LWS视图的功能如下
1可选择所形所在的层
2可选择哪些层可供编辑
3可选择哪些层可以看到。
图3-4lsw窗口
3.2低压基准电压源电路
3.2.1 TL431电路简介
TL431电路作为经典的模拟电路，TL431电路自从问世以来凭借优越的性能，成熟的技术，简单的结构被大规模生产和应用。
TL431是一个有良好的热稳定性能的三端可调分流基准电压源。
TL43l可以产生从lmA到100mA电流范围的2.5v基准。
TL431的内部含有一个2．5V的基准电压，所以当在REF端引入输出反馈时，器件可以通过从阴极到阳极很宽范围的分流，控制输出电压。
TL431的封装之后有三个引脚分别为：
阴极（CATH00E）、阳极（ANODE）和参考端（REF）。
由于TL431控制精度高，温度系数很小，输出杂波低，所以被广泛应用于DVD、电脑显示器、彩色电视机卫星接收机等高精度开关型稳压源电路中。
三个引脚分别为：
阴极（CATH00E）、阳极（ANODE）和参考端（REF）。
3.2.2电路基本原理
电路工作原理分析：
当外界电压加在阴极的时候，则Q1导通，那么接下来点2处就会产生电压，使得Q3和Q4导通，于是微电流源开始工作。
微电流源的输出电流为,根据上式得出，只要电阻保持恒定不变，则输出电流就会很稳定（因为是由三极管的内部结构参数决定，与晶体管的饱和电流有关）。
那么b点的电压也就很稳定，进而参考点的电压Vref也就稳定在2.5V。
由于下边的微电流源导通，那么Q7，Q8就会导通，那么上面的镜像电流源就会导通工作，从而发挥直流偏置的作用。
3.2.3电路基本结构
图3-5431电路
3.3标准双极工艺
双极集成电路就是以双极型晶体管作为有源元件的集成电路，双极型集成电路工艺是所有集成电路工艺中最
升级会员 