EDA技术基础与数字电子技术实习.docx
《EDA技术基础与数字电子技术实习.docx》由会员分享，可在线阅读，更多相关《EDA技术基础与数字电子技术实习.docx（20页珍藏版）》请在冰点文库上搜索。
EDA技术基础与数字电子技术实习
北华大学
EDA技术基础与数字电子技术实习
姓名：
郭家林
班级：
测控12-1
学号：
08号
院系：
电气信息工程学院
指导教师：
危厚琴
实习日期：
2014年6月2日至6月6日
目录
一、实习目的和任务……………………………………P3
二、软件介绍…………………………………………….P4
三、绘图及仿真过程…………………………………….P5.
四、设计思想……………………………………………..P6
五、设计过程……………………………………………..P7
六、电路组装、调试过程中发生的问题及解决的方法……..P15
七、心得体会…………………………………………………P16
八、参考文献…………………………………………………P16
实习目的：
1．进一步掌握数字电路课程所学的理论知识。
2．熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。
3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。
4．培养认真严谨的工作作风和实事求是的工作态度。
5．作为课程实验与毕业设计的过度，课程设计为两者提供了一个桥梁。
任务和要求：
实现彩灯控制的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成大型彩灯控制系统。
因为本次实习要求设计的彩灯路数较少，且花型变换较为简单，故采用移位寄存器型彩灯控制电路。
（1）彩灯控制器设计要求
设计一个8路移存型彩灯控制器，要求：
1.彩灯实现快慢两种节拍的变换；
2.8路彩灯能演示三种花型（花型自拟）；
3.彩灯用发光二极管LED模拟；
4.用EPROM实现8路彩灯控制器，要求同上面的三点。
（2）课程设计的总体要求
1．设计电路实现题目要求；
2．电路在功能相当的情况下设计越简单越好；
3.注意布线，要直角连接，选最短路径，不要相互交叉；
4.注意用电安全，所加电压不能太高，以免烧坏芯片和面包板。
3
EDA简介：
电子技术的迅猛发展，高新技术日新月异。
传统的电子技术设计方法，以不能帮助我们更好的、高效的完成设计任务。
所以我们需要更好的工具来帮助我们完成设计任务。
EDA技术是指以计算机为工作平台，融合应用电子技术、计算机技术、信息处理及智能化技术，进行电子产品自动化设计的一门新技术。
EDA技术作为现代电子设计技术的核心，依赖于计算机，在EDA工具软件平台上，对以硬件描述语言为逻辑描述手段完成设计文件，自动地完成逻辑编译、逻辑化简、逻辑综合、布局布线，以及逻辑优化和仿真测试，直至实现既定的电子电路的功能。
在硬件方面，EDA技术融合了大规模集成电路制造技术、集成电路板图设计技术、可编程器件编程技术、自动测试技术等；在计算机辅助工程方面融合了计算机辅助设计、计算机辅助制造、计算机辅助测试、计算机辅助分析、计算机辅助工程技术以及多种计算机语言的设计概念；在现代电子学方面容纳了诸如计算机设计技术、电子线路设计理论、数字信息处理技术、数字系统建模和优化技术以及基于微波技术的长线技术理论。
当前，利用EDA技术进行电子电路设计的主要方法，是基于可编程器件完成专用电路ASIC的实现，ASIC作为最终的物理平台，是集中容纳用户通过EDA技术将电子应用系统的既定功能、技术指标和个性创意具体实现的硬件实体。
在EDA技术应用中广泛采用自顶向下的方法设计电路，工程项目的设计流程包括：
用自然语言描述功能特性和技术指标，用硬件描述语言建立系统描述，行为描述，结构描述，逻辑描述，用计算机开发软件进行功能仿真，时序仿真，硬件测试。
设计者可根据需要，随心所欲地改变器件内部结构乃至器件外部引脚的功能，可以将系统电路分解为各个模块，也可以将多个模块集合在一起。
可以说，EDA技术打破了软件设计和硬件设计间的壁垒，是一门综合性学科，一种多方位技能技术。
它将设计效率和产品性能合二为一，代表了电子设计技术和电子应用技术的发展方向。
Max+plusⅡ的开发：
Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。
Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。
在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。
Max+plusⅡ开发系统的特点
1、开放的界面
Max+plusⅡ支持与Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。
2、与结构无关
Max+plusⅡ系统的核心Complier支持Altera公司的FLEX10K、FLEX8000、
FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件，提供了世
界上唯一真正与结构无关的可编程逻辑设计环境。
4
3、完全集成化
Max+plusⅡ的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。
4、丰富的设计库
Max+plusⅡ提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑功能（Macro-Function）以及新型的参数化的兆功能（Mage-Function）。
5、模块化工具
设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。
6、硬件描述语言（HDL）
Max+plusⅡ软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。
7、Opencore特征
Max+plusⅡ软件具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。
Max+plusⅡ绘图及仿真过程：
1、原理图输入（Graphic Editor）
MAX+PLUSII软件具有图形输入能力,用户可以方便的使用图形编辑器输入电路图,图中的元器件可以调用元件库中元器件,除调用库中的元件以外,还可以调用该软件中的符号功能形成的功能块。
2、波形编辑器（Ｗaveform Editor）
在进行逻辑电路的行为仿真时，需要在所设计电路的输入端加入一定的波形，
波形编辑器可以生成和编辑仿真用的波形（*.SCF文件），使用该编辑器的工具条可以容易方便的生成波形和编辑波形。
波形编辑器窗口如图（三）所示。
使用时只要将欲输入波形的时间段用鼠标涂黑，然后选择工具条中的按钮，例如，如果要某一时间段为高电平，只需选择按钮 ”1”。
还可以使用输入的波形（*.WDF文件）经过编译生成逻辑功能块，相当于已知一个芯片的输入输出波形，但不知是何种芯片，使用该软件功能可以解决这个问题，设计出一个输入和输出波形相同CPLD电路。
3·管脚（底层）编辑窗口（Floorplan Editor）
该窗口用于将已设计好逻辑电路的输入输出节点赋予实际芯片的引脚,通过鼠标的拖拉，方便的定义管脚的功能
4、自动错误定位
在编译源文件的过程中，若源文件有错误，Max+Plus2软件可以自动指出错误类型和错误所在的位置。
5、逻辑综合与适配
该软件在编译过程中，通过逻辑综合 （Logic Synthesizer）和适配（Fitter） 模块,可以把最简单的逻辑表达式自动的吻合在合适的器件中。
6、设计规则检查
选取Compile\Processing\Design Doctor菜单，将调出规则检查医生，该医生可以按照三种规则中的一个规则检查各个设计文件，以保证设计的可靠性。
一旦选择该菜单，在编译窗口将显示出医生，用鼠标点击医生，该医生可以告
5
诉你程序文件的健康情况。
7、多器件划分（Partitioner）
如果设计不能完全装入一个器件，编译器中的多器件划分模块，可自动的将一个设计分成几个部分并分别装入几个器件中，并保证器件之间的连线最少。
8、编程文件的产生
编译器中的装配程序（Assembler）将编译好的程序创建一个或多个编程目标文件：
EPROM配置文件（*.POF）例如,MAX7000Ｓ系列
SRAM文件（*.SCF）例如,FLEX8000系列的配置芯片EPROM JEDEC文件（*.JED） 十六进制文件（*.HEX） 文本文件（*.TTF）
串行BIT流文件（*.SBF）。
9、仿真
当设计文件被编译好,并在波形编辑器中将输入波形编辑完毕后,就可以进行行为仿真了,通过仿真可以检验设计的逻辑关系是否准确。
10·器件编程
当设计全部完成后,就可以将形成的目标文件下载到芯片中,实际验证设计的准确性。
设计思想：
（1）总体方案的设计
针对题目设计要求，经过分析与思考，拟定以下二种方案：
方案一：
总体电路共分三大块。
第一块实现花型的演示；第二块实现花型的控制及节拍控制；第三块实现时钟信号的产生。
主体框图如下：
方案二：
在方案一的基础上将整体电路分为四块。
第一块实现花型的演示；第二块实现花型的控制；第三块实现节拍控制；第四块实现时钟信号的产生。
并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。
主体框图如下：
（2）总体方案的选择
方案一与方案二最大的不同就在，前者将花型控制与节拍控制两种功能融合在一起，是考虑到只要计数器就可以实现其全部功能的原因，且原理相对简单。
这样设计，其优点在于：
设计思想比较简单。
元件种类使用少，且都较熟悉易于组装电路。
缺点则是：
中间单元电路连线过于繁多，容易出错。
且可能出现
6
线与关系。
要避免这些，则势必造成门电路使用过多。
导致电路不稳定，抗干扰能力下降。
而后者则将以上两种功能分开设计，各单元电路只实现一种功能。
其优点在于：
电路设计模块化，易于检查电路，对后面的电路组装及电路调试带来方便。
缺点则是：
节拍控制电路采用可编辑逻辑电路，原理相对复杂，不易理解。
花型控制电路简单，花型也比较简单。
基于以上原因，加上为了确保短时间内完成课程设计，我选择了连线少，易于组装和调试的方案二。
设计过程：
（3）单元电路的设计
1.设计所使用的元件：
74LS161（四位二进制同步计数器）----------------------2个；
74LS194（移位寄存器）------------------------------2个；
74LS151（八选一数据选择器）---------------------------1个；
74LS74（双D触发器）----------------------------------1个；
74LS20（双四输入与非门）----------------------------3个；
74LS04（六非门）------------------------------------2个；
发光二极管---------------------------------------------8个；
555定时器-----------------------------------------------1个；
电容：
4.7μf----------------------------------------------1个；
0．01μf---------------------------------------------1个；
电阻：
150kΩ----------------------------------------------------------1个；
100Ω----------------------------------------------1个；
4.7kΩ-----------------------------------------1个；
2.各个单元电路
（1）花型演示电路
由二片移位寄存器194级联实现。
其八个输出信号端连接八个发光二极管，用其输出信号控制发光二级管的亮灭实现花型演示。
三种花型变换样式
花型1：
8路灯分两半。
从左至右渐亮，全亮后，再分两半从左至右渐灭。
循环两次；
花型2：
从中间到两边对称地逐次渐亮，全亮后仍由中间到两边逐次渐灭。
循环两次；
花型3：
从左至右顺次渐亮。
全亮后逆序渐灭。
循环两次。
7
移存器输出状态编码表
我的设计是每种花型完整显示两遍，所以三种花型完全显示一遍需要的总结拍数为64，即1~16显示第一个花型，17~32显示第二个花型，33~64显示第三个花型。
要用194实现三个花型的连续显示必须对两片194的S1、S0和SL、SR一句节拍的变化进行相应的改变。
现将两片194分为低位片1和高位片2，再将其输出端从低位到高位记为L1~L8。
列出各花型和其对应的194的S1、S0、SL、SR的输入信号及节拍控制信号列表如下：
（用^Li表示Li的取非）
8
经过分析可以得到控制194高低位片的左移右移变化的控制量。
用QA~QH表示161从低位到高位的个输出端。
控制结果表达式如下：
电路图如下：
9
（2）花型控制信号电路
由二片161级联的模128（三种花型节拍每种显示两遍，再总体重复一遍的总节拍数）计数器。
161的级联用的是同步，并用^QH清零。
当三种花型全新显示一遍后（总共64拍）161的输出变为00000100所以将161高位片的Q2（即QG）信号输给节拍控制电路的151的A来通过节拍控制电路改变第二遍花型显示的频率。
161的CP脉冲来自节拍控制电路中74的输出端Y。
电路图如下：
10
（3）节拍控制电路
由一片151和一片74级联实现。
整体上实现脉冲频率的变换，即交替产生快慢节拍。
令74的Vcc，CLR，PR都接高电平，将^Q的输出接到D端，Q端的输出接到151的D1端。
令151的D0,D2,D3,D4,D5,D6,D7,B,C,G’,GND接低电平，Vcc接高电平，D0接时钟信号的CP脉冲，A端接由花型控制电路的QG输出。
所以Y端的输出就为：
Y=CP·^A+Q·A（Q是74D触发器的输出端）由D触发器具有记忆功能，记录上一个状态，所以在每一个CP脉冲的上升沿，Q输出为上一次的记录（即一个脉冲）。
也就比时钟信号电路的CP脉冲慢了一拍。
所以通过A为0或1选择Y端输出的脉冲的频率。
A端接的是161的高位片的QG即当到达第64拍时QG为1接下来的65~128拍为变慢后的脉冲输出。
电路图如下:
11
（4）时钟信号电路
由一片555加上适当电容及电阻构成多谐振荡器实现。
电容取：
4.7μf0.01μf
电阻取：
150kΩ4.7kΩ
电路图如下：
总体电路图
12
电路组装完成后，实际测量的各个单元电路的输入、输出信号波形
1．基本CP脉冲产生电路波形图与分频电路波形图
2.测试波形:
（列依次为CP脉冲,低位片194A,B,C,D,高位片194A,B,C,D）
花型一：
13
花型二：
花型三：
14
电路组装、调试过程中发生的问题及解决的方法：
我的数字电路课程设计总共用了4天完成的，这4天每一天都有所收获，都有所进步。
起初想预习但不知道都该看些什么也不知道从何看起，因为对自己要设计的东西一点思路都没有。
所以第一天去了只知道要用到CP脉冲产生电路，因为书上有完好的电路图直接照着连就OK。
可是问题并不是想的那么简单，因为我一开始操作就不知道怎样布线才合理，常出现看着电路图不知道这条线该走哪儿连过去，看过以前学长做过的范例后，对学长的布线法真是无限敬佩，聪明呀。
所以当然要学习了，于是自己也那样连了。
连完所有电路后，满以为会很成功，因为我的电路连得很简洁。
结果是仿真后LED二极管居然常亮，检查电路没什么问题，我开始不知所措，于是去咨询其他同学，发现好多同学都有和我一样的问题，有同学说那可能是数据箱的问题，也可能是芯片的问题，也可能是电容的正负极插反了…不管是什么问题，一个个排除吧。
最终其实也没很确切的知道问题的所在，因为不同的方法都在试具体是哪个也不确定了。
我觉得最可能是电容的正负极和数据箱的内部问题。
第二天去我换了个数据箱来测试，结果连好了的电路加电测试结果却完全是错误的显示，我检测了电路测试了电位，都正确。
老师过来看时让我加电他看看，结果居然是我给的频率太高了，我在加电是不小心把频率调的很高，自己还没在意，幸好没把芯片烧坏。
心得体会：
本次课程实习我虽然用了一个星期的时间就全部做完，但整个过程我都认真的完成了，而且从中收获很多。
可以总结为以下的几点：
1，对数字电路知识的巩固与提高
这次课程设计主要是运用数字电路逻辑设计的一些相关知识，在整个实习过程中，都离不开对数字电路课程知识的再学习。
我在最开始，就先将实习用到
15
的知识通过翻阅数电书回顾了一遍（这也是对这门课的复习，给以后的复习备考减少了很多负担），这样的回顾让我对知识的理解更加透彻，对后来的快速设计起了很好的铺垫作用。
2，学会了理论联系实际课程设计，通过选择的题目，根据要求，运用所学知识将其付诸实践来完成。
这并不是在课堂上的单纯听懂，或者课后看书过程中的深入理解，这需要的是一种理论联系实践的能力。
理论知识往往都是在一些理想状态下的假设论，而实际的动手操作则完全不同，需要考虑实际中的很多问题。
有些知识在理论上可能完全没错但到了实际中则不然。
比如在动笔做题时我们是不用考虑导线的电阻的，但在实际中，导线电阻有时是会带来时延造成花型变化的错乱，所以我们应尽量在连接电路时选择最短路径。
3，学会了如何运用电路板、芯片、导线等组装各种功能的电路；
虽然这不是第一次用电路板，因为之前的课内实验也用过，但当时的运用也只是插些导线和电阻电容之类的，用了电路板的很小部分。
这次的实习中应用了整块板子，实习后对电路板的组成完全了解了，并能熟练运用。
实习中通过对电路的连接也懂得了如何通过设计的分析对所连电路的整体布局，如何更好的放置芯片在最合适的位置。
在导线的连接上，如何选择导线走向是关键，我们应该尽量保证所连电路的简捷，宁短勿长，合理布线。
一个完美的作品不仅要能很好的完成要求实现功能，还要在感官上给人美的享受。
所以站在美的角度对自己的电路进行改良是很必要的。
4，和同学的互相协作共同进步
在实习中经常会遇到一些自己可能暂时无法想明白的问题，请教同学或老师是很好的做法，节省时间也会从别人上上学到更多。
在设计时和同学相互交流各自的想法也是很重要的，不同的人对问题的看法总有差异，我们可以从交流中获得不同的idea，其他人的设计一定有比你出色的地方，很好的借鉴，并在大家的商讨中选择最优方案最终一定会得到最好的设计方法。
5，其他
课程实习设计是开端，连接是关键，测试是必须。
所以实现过程中不仅要求对知识的掌握要足够准确与精通，更要有绝对的耐心与细心。
连接电路时一定按照自己的设计图仔细连接这会对后面的测试起到很好的铺垫作用。
在后面查错时就不用花费精力在查线上，可以给减少很多后续工作。
我在这次的实习中其实也有连错线的时候，但我很快检查出来调整了那根线的连接，结果测试电路后花型显示完全正确。
没有费太多的功夫在检查电路上。
参考文献：
《电子技术基础—数字部分》高等教育出版社康华光主编
《电子技术实验教程》西南交通大学出版社周维芳白庆华曲萍萍主编
16
升级会员 