smi接口协议.docx

smi接口协议.docx

《smi接口协议.docx》由会员分享，可在线阅读，更多相关《smi接口协议.docx（10页珍藏版）》请在冰点文库上搜索。

smi接口协议

编号：

_______________

本资料为word版本，可以直接编辑和打印，感谢您的下载

smi接口协议

甲方：

___________________

乙方：

___________________

日期：

___________________

说明：

本合同资料适用于约定双方经过谈判、协商而共同承认、共同遵守的责任与义务，同时阐述确定的时间内达成约定的承诺结果。

文档可直接下载或修改，使用时请详细阅读内容。

smi接口协议

篇一：

spi总线协议及spi时序图详解

spi总线协议及spi时序图详解

spi是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。

下面为一种情况例举：

上升沿发送、下降沿接收、高位先发送。

上升沿到来的时彳，sdo上的电平将被发送到从设备的寄存器中。

下降沿到来的时彳,sdi上的电平将被接收到主设备的寄存器中。

假设主机和从机初始化就绪：

并且主机的

sbuff=0xaa（10101010）,从机的sbuff=0x55（01010101）,下面将分步对spi的8个时钟周期的数据情况演示一遍（假设上升沿发送数据）。

脉冲主机sbuff从机

sbuffsdisdo

000-0101010100101010100

10--10101010X1010101101

11--0010101001010101101

X010*******

-010*********

30--10101001x1010110101

31--0010100101010110101

X010*******

-010*********

50--10100101x1011010101

51--0010010101011010101

60--11001010X0110101010

-010*********

70--10010101x1101010101

71--0001010101101010101

80--10101010X1010101010

81--0010101011010101010

这样就完成了两个寄存器8位的交换，上面的0--1表

示上升沿、1--0表示下降沿，sdi、sdo相对于主机而言的。

根据以上分析，一个完整的传送周期是16位，即两个字节，

因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来。

spi总线是motorola公司推出的三线同步接口，同步串

行3线方式进行通信：

一条时钟线sck,一条数

据输入线mosi，一条数据输出线miso;用于cpu与各种

外围器件进行全双工、同步串行通讯。

spi主要特点有：

可以

同时发出和接收串行数据；可以当作主机或从机工作；提供

频率可编程时钟；发送结束中断标志；写冲突保护；总线竞争保护等。

spi总线有四种工作方式（sp0,sp1,sp2,sp3），其中使用

的最为广泛的是spi0和spi3方式。

spi模块为了和外设进行数据交换，根据外设工作要求，

其输出串行同步时钟极性和相位可以进行配置，时钟极性

（cpol）对传输协议没有重大的影响。

如果cpol=0,串行同步

时钟的空闲状态为低电平；如果cpol=1,串行同步时钟的空

闲状态为高电平。

时钟相位（cpha）能够配置用于选择两种不

同的传输协议之一进行数据传输。

如果cpha=0,在串行同步

时钟的第一个跳变沿（上升或下降）数据被采样；如果cpha=1,在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。

spi主模块和与之通信的外设音时钟相位和极性应该一致。

spi时序图详解-spi接口在模式0下输出第一位数据的

时刻

spi接口在模式0下输出第一位数据的时刻

spi接口有四种不同的数据传输时序，取决于cpol和

cphl这两位的组合。

图1中表现了这四种时序，时序与cpol、cphl的关系也可以从图中看出。

图1

cpol是用来决定sck时钟信号空闲时的电平，cpol=0,空闲电平为低电平，cpol=1时，

空闲电平为高电平。

cpha是用来决定采样时刻的，cpha=0，在每个周期的第一个时钟沿采样，cpha=1,在每

个周期的第二个时钟沿采样。

由于我使用的器件工作在模式0这种时序（cpol=0,

cpha=0）,所以将图1简化为图2,只关注模式0的时序。

图2

我们来关注sck的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿），

在时钟的后沿输出数据（下降沿，第二个时钟沿）。

首

先来看主器件，

主器件的输出口（mosi）输出的数据bitl,在时钟的前沿被从器件采样，那主器件是在何时刻输出bitl的呢？

bitl

的输出时刻实际上在sck信号有效以前，比sck的上升沿还要早半个时钟周期。

bitl的输出时刻与ssel信号没有关系。

再来看从器件，主器件的输入口miso同样是在时钟的前沿

采样从器件输出的bitl的，那从器件乂是在何时刻输出bitl

的呢。

从器件是在ssel信号有效后，立即输出bitl,尽管此时sck信号还没有起效。

关于上面的主器件和从器件输出bitl位的时刻，可以从图3、4中得到验证。

图3

注意图3中，cs信号有效后（低电平有效，注意cs下

降沿后发生的情况），故意用延时程序

延时了一段时间，之后再向数据寄存器写入了要发送的

数据，来观察主器件输出bitl的情况（mosi）。

可以看出，

bitl（值为1）是在sck信号有效之前的半个时钟周期的时

刻开始输出的（与cs信号无关），到了sck的第一个时钟周期的上升沿正好被从器件采样。

图4

图4中，注意看cs和miso信号。

我们可以看出,cs信

号有效后，从器件立刻输出了bitl（值为

1）。

通常我们进行的spi操作都是16位的。

图5记录了第

一个字节和第二个字节间的相互衔接的过程。

第一个字节的

最后一位在sck的上升沿被采样，随后的sck下降沿，从器

件就输出了第二个字节的第一位。

篇二：

spi接口详细介绍

msp430--spi模块

spi（serialperipheralinterface）串行夕卜围模块接口

是motorola首先在其mc68hcxx系列处理器上定义的，它是

一种同步的高速串行通信协议。

它可以使单片机与外围模块

之间进行数据交换，比eepRom,Flash,实时时钟，ad转换，

数字信号处理器和数字信号解码器之间交换数据，同时应用

比较多的是用来作为按键等外设的扩展。

spi总线系统是一

种同步串行外设接口；是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为pcb的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协

议。

spi有主从两种工作方式，可以工作在3线或者4线模

式下。

msp430单片机特点：

（1）spi模式支持3线和4线模式；

（2）支持主机与从机模式；（3）接收和发送有各自独立的

发送移位寄存器和缓冲器；（4）接受和发送都有独立的中断能力；（5）移位时钟的极性和相位可编程；（6）字符长度可

以是7位或者8位。

当msp430usaRt模块控制器uxctl的位sync置位时，

usaRt模块工作于同步模式，对于149即工作于spi模式，若是169,usaRt0可以支持i2c，可以通过另一控制位i2c控制，i2c位0则工作于spi。

在spi模式下，允许单片机以确定的速率发送和接收7位或8位数据。

同步通信与异步通信类似；同步通信和异步通信寄存器资源一致，具体寄存器的不同位之间的功能存在差异；具体寄存器内容参见ti提供的用户指南。

usaRt模块的spi操作可以是3线和4线，其信号如下：

simo:

从进主出，主机模式下，数据输出；从机模式下，

数据输入。

somi：

从出主进，主机模式下，数据输入；从机

模式下，数据输出。

uclk:

usaRtspi模式时钟，信号有主机输出，从机输入。

clk时钟只

（smi接口协议）能由主机提供。

ste:

从机模式发送接收允许控制脚，用于4线模式，

控制多主从系统中多

个从机，避免发生冲突。

1.spi的逻辑功能结构：

2.spi的工作模式：

（1）主机模式（大多数情况下使用此模式）

spi工作在全双工下，即主机发送的同时也接收数据，

传输的速率由编程决定。

4线spi模式用附加数据线，允许

从机数据的发送和接收。

当控制寄存器uxctl当中的mm=1寸，usaRt工作在spi

主机模式下，与另外一从机连接如上图所示。

在发送端，spi通过uclk控制串行通信，当数据写入发

送缓冲器uxtxbuF，并行加载到发送移位寄存器tsR当中，

立即开始发送数据，在第一个uclk周期，sim。

移出数据，

经过8个时钟周期吧8位的数据发送到从机当中，其中最高

有效位先发送，达到通信目的。

在接收端，simo的数据以先高后低的顺序接收，接收到

数据右对齐，当8位数据接收完之后，有移位寄存器并行移

入接收缓冲器uxRxbuF当中，并将接收中断标志位置位，表

明接收缓冲器当中有数据存入，可以通过进中断将数据读走。

（2）从机模式下（很少使用）

当控制寄存器uxctl当中的mm=（E寸，usaRt工作在spi

从机模式下，与另外一主机连接如上图所示。

3.spi主机模式下的中断标志位的理解

用户可以通过spi的发送和接受中断标志位来完成协议

的控制。

在发送端，当移位寄存器把数据发送给从机之后，发送

中断标志位uxtxiFg置位，说明此时发送缓冲器为空，可以

进中断将数据写到发送缓冲寄存器当中。

while（（iFg//等待

发送缓冲器为空

在接收端，当移位寄存器把接收到的8位数据并行写入

接收缓冲器时，接收

中断标志位uxRxiFg置位，此时说明接收缓冲器当中已经有数据，等待cpu来读取数据。

4.串行时钟极性和相位5.

uclk的极性和相位由ckpl和ckph两位控制。

通过uxtctl可以配置时钟极性。

5.spi的寄存器

注意:

spi当中不需要波特率调整，所以uxmctl=0x0000;

具体的寄存器配置时候，查看数据手册。

6.spi的初始化及其复位（和uaRt公用一套寄存器）

在初始化或者重新配置usaRt的spi时，必须按照以下顺序进行：

（1）uxctl寄存器的第0位swRst置位；

（2）在swRst置位的条件下，初始化所有的spi寄存

器，包括uxctl寄存器；

（3）通过置位模块使能寄存器mex的uRxex和utxex位使能spi的接受和发送使能模块；

（4）通过软件复位uxctl寄存器的第0位swRst;

（5）通过中断使能寄存器iex的uRxiex和utxiex来

使能发送和接受中

篇三：

spi同步串口通信协议

spi接口规程

目的

这篇文章说明了在单轴sca61t和双轴sca100t倾角仪

中使用的spi接口。

spi接口

外围串行接口（spi）是一种四线同步串行接口。

数据通

信在从器件选择或片选信号（csb）为低时有效。

数据由串行

数据输入（mosi），串行数据输出（miso）和串行时钟信号（sck）

组成的三线接口进行传输。

每个spi系统由一个主机，一个或多个从机构成。

主机是提供spi时钟信号的微控制器，从机是接收spi信号的任何集成电路。

图1典型spi接口连接图

该asic的spi接口是支持绝大多数用软件实现spi总

线的微控制器。

然而它不支持用硕件实现spi的微型控制器

（这种控制器在许多商用控制器中很普遍）。

该产品的spi接

口用于检测、校准及最后的应用中。

在常规应用中，一些检

测和校准命令是无效的，因而这里没有相关文档。

在主从操

作模式中，该asic总是作为从器件来操作的。

主机（如up

检测机等）与asic间使用四线串行系统实现传输。

mosi主机出从机入up—〉asic

miso主机入从机出asic—〉up

sck串行时钟up—〉asic

csb片选（低有效）up―〉asic

每次数据传输开始于csb信号的下降沿，结束于其上升

沿。

数据传输过程中，命令和数据由sck和csb信号控制，

并遵循下列规则：

1.命令和数据传输时，高位在前，低位在后

2.每个输出数据/状态位在sck下降沿移出（miso线）

3.sck信号的上升沿数据输出（mosi线）

4.器件在csb信号为低被选中，同时收到一个八比特命

令。

该命令指定了、将要进行的操作。

5.csb信号上升沿时结束所有的数据传输，并复位内部

计数器和命令字寄存器。

6.如果接收到无效命令，则不会有数据写入ic,miso

将保持高阻直至csb下降沿，并对串行通信重新初始化。

7.除了表1中所列的spi命令之外，为了能够执行其它

命令，锁存器的内容须正确设置。

如果其他命令输入时，锁存器的内容不正确，则数据不会传送到芯片上，并且在csb信号下降沿到来之前，miso线一直处于高阻态。

8.发送完命令后，主机的的数据传送立即进行（在mosi

线），数据将写入asic的内部寄存器中。

9.在sck的上升沿，spi命令的最后一位输入后，则在

紧接的sck的下降沿到来时，数据开始由miso线输出。

10.最高数据传输速率可超过1mh乙

spi命令可以是独立的指令也可以是指令与数据的组合。

在指令与数据一起发送时，输入数据直接跟在指令之后，输出数据与主机的输入数据平行进行。

图2spi总线上的命令与数据的传输

上电后，电路以测虽模式启动，这是在最终应用中使用的操作模式。