毕业设计多功能电子钟.docx

毕业设计多功能电子钟.docx

《毕业设计多功能电子钟.docx》由会员分享，可在线阅读，更多相关《毕业设计多功能电子钟.docx（35页珍藏版）》请在冰点文库上搜索。

毕业设计多功能电子钟

毕业设计（论文）

题目多功能电子钟

专业xxxx

班次xxx

姓名xxx

指导老师xxx

Xxxx学校

二0一一年五月

多功能电子钟

摘要：

数字电子钟的电路系统由秒信号发生器、“时、分、秒”计数器、译码器显示器、校时电路、整点报时电路等组成。

秒信号产生器是整个系统时基信号，它直接决定计时系统的精度，一般用石英晶体震荡器加分器来实现。

“时、分、秒”分别通过不同进制的计数器来实现。

译码显示电路将“时、分、秒”计数器的输出状态经七段显示器显示出来。

整电报时电路是根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现。

校时电路是用来对“时、分、秒”显示数字进行校对调整的。

数字电子钟是日常常见的一种工具，大道机场等公共场所的时间屏幕，小到我们的手表、闹钟，而且其报时功能叶给人们提供了方便，因此，了解报时电子钟的工作原理是很有必要的，也是很有趣的，因此我做的这个题目——多功能电子钟。

数字电子技术课程的核心内容是时序逻辑电路、组合逻辑电路和触发器，这些也是我们学电子的学生最基本要掌握的知识，通过国毕业设计可以加深对课本知识的理解。

多功能电子钟这个题目看起来简单，但是其中包含了很多学问。

我觉得这个题目最重要是在校时、校分。

既要正常校时校分又不能影响时间计数显示模块。

对于数电我觉得掌握了芯片的功能和真值表就能够很好的做出设计了哈。

这次毕业设计不仅加深了我的对数电知识的理解，也提高了自己动手动脑的能力以及解决实际中的问题，增强了我对数电的兴趣。

关键字：

数字电子钟时、分、秒数电

第1章设计任务和要求……………………………………………………………3

第2章电路设计基本思路…………………………………………………………4

第3章单元电路设计………………………………………………………………5

3.1振荡电路………………………………………………………………………5

3.2分频电路………………………………………………………………………6

3.3校时电路………………………………………………………………………8

3.4计数电路………………………………………………………………………10

3.5译码显示电路…………………………………………………………………13

第4章附加功能……………………………………………………………………14

4.1整点报时电路…………………………………………………………………14

4.2定时器比较电路………………………………………………………………17

第5章设计总结……………………………………………………………………21

参考文献……………………………………………………………………………22

谢辞………………………………………………………………………………23

附录1Multisim10.1软件及仿真………………………………………………………24

附录2设计总图……………………………………………………………………32

第1章设计任务和要求

1.1要求

1.1.1学习在Multisim10.1软件环境中设计数字电路，写出学习指南。

1.基本界面介绍

2.基本操作方法

3.常用仪器仪表的使用

1.2任务

1.2.1设计一个多功能数字钟

1．时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

2．具有校准时、分的功能。

3．具有整点报时功能，在整点时，灯便自动闪烁相应次数。

4．具有定时功能，自己设定时间，灯会闪烁1分钟。

第2章电路设计基本思路

2.1概述

数字电子计时器原理基本框图如图（2.1）所示，电路一般包括以下几个部分：

振荡器、分频器、校时电路、时分秒计数

2.2原理框图及说明

2.2.1原理框图

图2.1数字电子计时器原理框图

2.2.2说明

对于各部分

（1）振荡器用来产生相应频率的脉冲信号。

（2）分频器用来对振荡器产生的信号进行分频，从而得到电子计数器需要的1Hz秒脉冲信号。

（3）为使数字钟走时与标准时间一致，校时电路是必不可少的。

设计中采用开关控制校时直接用秒脉冲先后对“时”“分”计数器进行校时操作。

（4）计数电路，通过计数输出产生相应的二进制码，再输入到译码器。

（5）译码电路和显示器为一个整体。

通过译码器译码输入到数码管，最终显示出来。

第3章单元电路设计

3.1振荡器电路

3.1.1用555作振荡器

芯片管脚图及功能表介绍

芯片管脚如图（3.1）

图3.1555定时器管脚图

利用555定时器设计波形发生电路如图3.2所示，该电路无需外加触发脉冲，就能输出矩形脉冲。

电路上电后，Vcc经过R1、R2对电容C1充电，R2为可调电阻，可以改变输出信号的频率。

在电容C1上的电压Uc1<1/3Vcc时，555定时器内部三极管截止，电容开始充电，输出高电平。

当UC1超过1/3Vcc时，输出任然为高电平。

当Uc1>2/3Vcc时，555定时器输出低电平。

电容C1通过可调电阻R2及端子7内部的放电管对地放电，Uc1迅速下降，当Uc1下降到略低于1/3Vcc时，电容重新充电。

如此循环下去，输出端就连续输出矩形脉冲。

图3.2555定时器构成的振荡器电路

3.1.2555定时器构成的振荡器电路仿真

面通过仿真对该电路进行分析，单击仿真按钮，双击示波器图标，得到如图3.3所示波形。

其中示波器的A通道为555定时器输出信号波形，从图2.3可知看出，所得到的为矩形；B通道为电容C1上的波形，三角波。

移动T1和T2的时基标尺，如图2.3中的两个倒三角图标所示，可以看出在高电平持续时间为527.307us，采用相同的方法，可以得到低电平继续时间为470.810us，输出波形周期为998.117us，约等于1ms。

图3.3555定时器构成的振荡器电路的仿真图

3.2分频器电路

3.2.1用74LS90作分频器

通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。

分频器的功能有两个：

一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。

选用中规模集成电路74LS90可以完成以上功能。

将3片74LS90级联，每片为1/10分频，三片级联正好获得1Hz的标准秒脉冲。

3.2.2芯片74LS90的管脚图及功能表介绍

（1）芯片管脚如图（3.4）

（2）芯片功能介绍

74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。

图3.474LS90管脚图

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0

（1）、R0

（2）对计数器清零，借助S9

（1）、S9

（2）将计数器置9。

其具体功能详述如下：

1）计数脉冲从CP1输入，Q0作为输出端，为二进制计数器。

2）计数脉冲从CP2输入，Q3Q2Q1作为输出端，为异步五进制加法计数器。

3）若将CP2和Q0相连，计数脉冲由CP1输入，Q3、Q2、Q1、Q0作为输出端，

则构成异步8421码十进制加法计数器。

4）若将CP1与Q3相连，计数脉冲由CP2输入，Q0、Q3、Q2、Q1作为输出端，

则构成异步5421码十进制加法计数器。

5）清零、置9功能。

a）异步清零

当R0

（1）、R0

（2）均为“1”；S9

（1）、S9

（2）中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。

置9功能

当S9

（1）、S9

（2）均为“1”；R0

（1）、R0

（2）中有“0”时，实现置9功能，即QDQCQBQA＝1001。

（3）芯片功能表

输入

输出

功能

清0

置9

时钟

QDQCQBQA

R0

（1）、R0

（2）

S9

（1）、S9

（2）

CP1CP2

1

1

0

×

×

0

××

0

0

0

0

清0

0

×

×

0

1

1

××

1

0

0

1

置9

0×

×0

1×

×0

↓1

QA输出

二进制计数

1↓

QDQCQB输出

五进制计数

↓QA

QDQCQBQA输出8421BCD码

十进制计数

QD↓

QAQDQCQB输出5421BCD码

十进制计数

11

不变

保持

表3.174LS90功能表

3.2.3分频单元电路图

图3.5三片74LS90构成的分频电路图

工作原理

由振荡器产生的1kHz信号通过U1，U2，U3三次十分频后得到1Hz的秒脉冲。

即由U1的CP1输入十个脉冲后，从U1的QD输出一个脉冲，同样U2，U3也是，最后1kHz的信号就转变成了我们所需要的1Hz的秒信号

3.3校时电路

3.3.1校时电路的设计

当数字计时器接通电源或者计时出现误差时，需要校正时间（或称校时）。

校时是数字计时器应具备的基本功能。

为使电路简单。

这里只进行分和小时的校对。

对校时电路的要求是，在小时校正时不影响分和时不影响秒和小时的正常计数。

通过开关控制，使计数器对1Hz的校时脉冲计数。

需要注意的是，校时电路是由与非门构成的组合逻辑电路，可用芯片74LS00和74LS04实现。

开关S1或S2为“0”或“1”时，可能会产生抖动。

3.3.2芯片功能及管脚介绍

（1）74LS00管脚如图（3.6）

图3.674LS00管脚图

（2）芯片功能介绍

74LS00为四二输入与非门，即

。

当A=1，B=1时Y=0；A=1，B=0时Y=1；A=0，B=1时Y=1；A=0，B=0时Y=1。

（3）芯片逻辑功能表

输入

输出

A

B

Y

1

1

0

1

0

1

0

1

1

0

0

1

表3.274LS00功能表

（4）74LS04管脚如图（3.7）

图3.774LS04管脚图

（5）芯片功能介绍

74LS04为六反相器，即Y=

。

当A=0时，Y=1；当A=1时，Y=0。

（6）芯片逻辑功能表

输入

输出

A

Y

0

1

1

0

表3.374LS04功能表

工作原理如图（3.8）所示

当J1由接通到断开或由断开到接通时可能会产生抖动，则用一个基本RS触发器后可缓解抖动。

按钮J1闭合后，电路开始校时。

不管非门U2A的输出为什么电平；校时脉冲都在工作。

因为此时U14A输出为低电平，U6A输出为高电平所以则U8A输出为脉冲信号，U5A输出为高电平则U7A最后输出的是校时脉冲信号。

当J3断开时，就恢复正常计时。

图3.8由74LS00和74LS04构成的校时电路

3.4计数器电路

3.4.1秒、分、时计数器设计

秒脉冲信号经过6级计数器，分别得到“秒”个位，十位、“分”个位、十位、“时”个位，十位的计时，小时为24进制，秒分计数器为60进制。

计数可以用74LS160实现。

3.4.2芯片功能及管脚介绍

参阅功能表（如表3.4）可知：

CR是清零，低电平有效。

对于74LS160计数器是异步，只要CR=0就执行清零操作。

此外计数器的清零可以同过CR端清零外，还可以通过预置端进行，设[ABCD]=0000，也可将计数器置成全‘0’状态。

74LS160计数器有预置功能，预置数是该计数器可以将数据输入端A、B、C、D的数据送入计数器使[QAQBQCQD]=[ABCD],在此是并行输入。

预置数的条件是LD=L，和CP=上升沿，二者缺一不可。

输入

输出

CP

CR

LD

EP

ET

A

B

C

D

QA

QB

QC

QD

×

L

×

×

×

×

×

×

×

L

L

L

L

上

H

L

×

×

A

B

C

D

A

B

C

D

×

H

H

L

×

×

×

×

×

保持

×

H

H

×

L

×

×

×

×

保持

上

H

H

H

H

×

×

×

×

计数

上

H

L

×

×

L

L

L

L

L

L

L

L

表3.474LS160的功能表

图3.974LS160管脚图

计数器执行计数功能的条件可以看出，EP和ET是计数使能端，EP=ET=H,CR=H,LD=H时，在时钟上升沿作用下可执行计数功能。

若EP和ET中其中一个是低电平则禁止计数。

RCO为进位输出，高电平有效。

计数器的进位使能和级联。

当计数容量不够时，需要几片计数器级联组成计数链。

对于2/10进制，计数到9，再来一个时钟脉冲，计数器返回初态，同时计数器应发生进位。

如果进位状态保留下来，应增加一级计数器。

则计数容量为10*10=100个状态，从0到99，99是最大数。

两片2/10进制计数器级联，将第一片的EP=ET=1，ROC接第二片的ET端，两片的CR、LD都接高电平，第一片计数器和第二片计数器接同一时钟源。

计数器在时钟的作用下从全‘0’开始计数，此时第一片的RCO=0,则第二片计数器进制计数。

当第一片计数器计数到‘9’时，RCO=1，第二片计数器具备计数条件，等下一个时钟来到时，第一片计数器返回[0000]状态，，同时第二片计数器计一个数，即进入[0001]状态。

第一片计数器返回[0000]后，RCO=0，则第二片计时器退出计数状态，在第一片不断计数时，第二片一直保持[0001]状态。

直到第一片计数器又计数到最大值9时，RCO=1，第二片计数器具备计数条件。

再来一个时钟脉冲时，第一片返回为[0000]，第二片计一个数状态为[0010]。

以上过程不断进行，直到计数为99。

3.4.324进制计数电路

小时计数电路是由两片74LS160组成的24进制计数电路，采用两片中规模集成电路74LS160串联接起来构成。

即当“2QDQCQBQA=01001QDQCQBQA=0010”时，要求计数器归零。

通过把个位QC和十位QB相与后的信号送到个位、十位计数器的置数端，使计数器归零，从而构成24进制计数器

当“时”个位U2计数输入端CKA来到第10个触发信号时，U2计数器复零，进位端RCO向U1“时”十位计数器输出进位信号，当第24个“时”脉冲到达时，U1计数器的状态为0100，U2计数器的状态为0010，此时“时”个位计数器的Q2和“时”十位计数器的Q1输出为1。

把它们通过一个与非门送到U1和U2计数器的清零端R01和R02通过74LS160内部的R01和R02清零，计数器复位，完成24进制计数。

U1接成二进制计数器，U2都接成十进制计数器，当U1计到0010同时U2计到0100时，即U2的QB和U22的QC同为1再经一个与非门后连接到异步置零端清零，从而完成24进制计数。

图3.10两片74LS160构成的24进制电路

3.4.460进制计数电路

秒计数器电路与分计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成，采用两片中规模集成电路两个74LS160串联接起来构成的秒、分计数器。

要设计一个60进制的计数器，可以利用“置数法”或“清零法”的方法实现。

当计数器输出“2QDQCQBQA=00001QDQCQBQA=0110”时，通过门电路形成一清零脉冲，使计数器归零。

此电路可以作为秒、分计数器。

由于分和秒都是60进制，所以芯片74ls160用U1和U2表示。

当U1的QB和QC都为一时通过门电路形成清零脉冲使计数器归零，即六进制。

两块74ls160连接在一起就构成了。

我们所需要的六十进制计数器。

图3.11两片74LS160构成的60进制电路

3.5驱动显示

采用8421的显示数码管显示，即直接将产生的二进制码直接通过数码管显示出来。

第4章附加功能

4.1整点报时

报时电路设计：

所谓整点报时无非就是在计时到达一个整点时进行报数，即当到了59分59秒时在来一个时钟脉冲时，进行整点报时。

本次设计采用彩灯的闪烁次数以及数码管倒计时显示来替代报数，例如：

7点整，LED就应该显示7，并且开始倒计时，直至显示0为止，与此同时彩灯闪烁7下。

整点报时使用了74ls192（十进制同步加/减计数器）、74ls32（四二输入或门）、74ls08（四二输入与门）

4.1.1芯片集成和介绍

1.74ls192集成简介

因为LED显示要进行倒计时的计数，所以采用了74ls192集成块。

1）集成电路端子图及功能图如图（4.1）

图4.1十进制同步加/减计数器74ls192

2）功能说明

74ls192是一种十进制同步可逆计数器，其功能为：

双时钟信号输入；加、减计数CP信号上升沿有效；设置有异步清除、异步置数端及进位、借位输出端。

CLR：

异步清零端，高电平有效。

当CLR=1时，Qd=Qc=Qb=Qa=0。

加法计数：

DOWN接高电平，时钟信号作用于UP，上升沿有效。

减法计数：

UP接高电平，时钟信号作用于DOWN，上升沿有效。

3）74ls192功能表

表4.174ls192功能表

2.74ls32集成简介

74ls32为四组2输入或门（正逻辑），1A—4A为输入端，1B—4B为输入端，1Y—4Y，为输出端。

功能表为：

图4.2四2输入或门74ls32

输入端

输出端

A

B

Y

H

H

H

H

L

H

L

H

H

L

L

L

表4.274ls32功能表

3.74ls08集成简介

74ls32为四组2输入与门（正逻辑），1A—4A为输入端，1B—4B为输入端，1Y—4Y，为输出端。

功能表为：

图4.3四2输入与门74ls08

输入端

输出端

A

B

Y

H

H

H

H

L

L

L

H

L

L

L

L

表4.374ls08功能表

4.1.2整点报时说明

有两片74ls192级联形成一个报时电路，将U48，U49的置数端D,C,B,A分别于时计时的十位和个位输出端D,C,B,A相连接。

将U49的借位端与U48的DOWN端连接，以便进行合理的减计数。

在U48，U49的数据输出端分别接上或门，因为当减计数到达0时，两片输出端便会产生8个低电平，此时以便用于控制报时的结束。

设计电路如图（4.4）

图4.4整点报时电路

最后为了调试的方便，可以在U49的DOWN端接一个彩灯，根据彩灯的闪烁次数来判断到达的整点数。

4.2定时器

4.2.1集成电路端子图

图3.574ls85数值比较器

4.2.2功能说明

74ls85用于比较四位二进制数P3P2P1P0和Q3Q2Q1Q0的大小。

三个输出端表示比较的结果。

为了方便扩展，该集成电路设计了三个扩展输入端，从表（2.7）所示的真值表可以看出，当两个数本身可以比较出大小时，比较结果与这三个扩展输入端信号无关，但如果P，Q两个数相等，比较结果取决于扩展输入的情况。

4.2.3真值表

比较输入

级联输入

输出

P3Q3

P2Q2

P1Q1

P0Q0

P>Q

P

P=Q

P>Q

P

P=Q

P3>Q3

×

×

×

×

×

×

1

0

0

P3

×

×

×

×

×

×

0

1

0

P3=Q3

P2>Q2

×

×

×

×

×

1

0

0

P3=Q3

P2

×

×

×

×

×

0

1

0

P3=Q3

P2=Q2

P1>Q1

×

×

×

×

1

0

0

P3=Q3

P2=Q2

P1

×

×

×

×

0

1

0

P3=Q3

P2=Q2

P1=Q1

P0>Q0

×

×

×

1

0

0

P3=Q3

P2=Q2

P1=Q1

P0

×

×

×

0

1

0

P3=b3

P2=Q2

P1=Q1

P0=Q0

1

×

×

1

0

0

P3=Q3

P2=Q2

P1=Q1

P0=Q0

0

1

0

0

1

0

P3=Q3

P2=Q2

P1=Q1

P0=Q0

0

0

1

0

0

1

表4.4四位比较器74LS85功能表

4.2.4定时器的原理

如图4.5所示，将设定的时间信号与当前时间分别送入由4片74LS85级联的比较电路，由从高到低的比较小时的十位、小时的个位、分的十位、分的个位。

只有当高位的时间相等时才能进行低位的时间比较。

用4片74ls160作为定时的的时间通过一个开关和门电路来作为时钟信号进行计数达到定时时间。

当开关J5按下时小时设定时间开始计数，当按下J6时分设定时间开始计数，当达到设定值是断开J5或J6就可以了。

图4.5定时总图

将图4.5中的指示灯用示波器替换，可以仿真定时时间到时指示灯的闪烁状态，最后灯的状态是点亮的。

如图4.6所示。

图4.6定时仿真

第5章设计总结

本设计为了能够达到比较精确的振荡频率，特别对其参数进行了精确的计算。

能够产生比较准确的振荡频率，从而能够精确的计时和快速的校时。

实现了电子计时器的基本功能。

基本符合布线要求。

仿真过程让我熟悉了Multisim10的元件库，使我操作起来更熟练。

通过这次毕业设计，我明白了学习是一个长期积累的过程，在以后的工作、生活中都应该不断的学习，努力提高自己知识和综合素质。

在这次毕业设计中也使我们的同学关系更进一步了，同学之间互相帮助，有什么不懂的大家在一起商量，听听不同的看法对我们更好的理解知识，所以在这里非常感谢帮助我的同学。

在设计过程中，开始时对于74ls160的级联的是时候，总是不能避免提前进位，在最后在对照其真值表过后，采用同一时钟信号由进位信号RCO对十位的ENT进行控制最终成功实现了00到59的计数。

在设计整点报时器是开始一直停留在加计数，而没有想到减计数。

在查阅资料和问老师同学后决定用74ls192（十进制同步加/减计数器）在分进位信号作用下将小时的信号输入到两片级联的74ls192上，使用减计数来做整点报时。

我认为本次设计的最大优点是将一学期的数电课程进行了有效的压缩和总结，对于比较重要的555定时器的使用，也更加的熟练，由于数电在今后的生活中会应用的更加广泛，将本门课程学好，并且能融会贯通，对于今后的学习和工作有着重要的意义。

参考文献

[1]、蒋正萍数字电子技术化学工业出版社

[2]、数字电子技术.姜学庸，赵九捷，赵一群编.天津大学出版社，1994年

[3]、数字逻辑与计算机硬件设计基础（第二版）（英文原版）.[美]M.MorrisMano，CharlesR.Kime著.北京：

电子工业出版社，2002年

[4]、电子系统集成设计技术．李玉山，来新泉编著，贾新章主审．普通高等教育“十五”国家级规划教材．北京：

电子工业出版社出版，2002年．

[5]、电子技术基础（模拟部分）.第四版.华中理工大学电子学