3CPU-2控制器-罗克露计算机组成原理课件(绝对与网上视频教程同步).pptx

3CPU-2控制器-罗克露计算机组成原理课件(绝对与网上视频教程同步).pptx

《3CPU-2控制器-罗克露计算机组成原理课件(绝对与网上视频教程同步).pptx》由会员分享，可在线阅读，更多相关《3CPU-2控制器-罗克露计算机组成原理课件(绝对与网上视频教程同步).pptx（57页珍藏版）》请在冰点文库上搜索。

第三节组合逻辑控制器原理,3.3.1控制器组成,1,微命令发生器,1.微命令发生器,功能：

产生全机所需的各种微命令,控制最基本的操作（微操作）的命令,电位型脉冲型,2,2.指令计数器PC,功能：

指示指令在M中的位置。

PC+1,顺序执行：

PC先+1，再用转移地址修改PC,微命令发生器,PC,转移执行：

3,3.指令寄存器IR,功能：

存放现行指令。

决定操作性质,操作码字段,操作数地址转移地址,IR,地址码字段,译码器,微命令发生器,地址形成部件,寻,D,4,4.状态寄存器PSW,功能：

指示程序运行方式，反映程序运行结果。

例.某机的PSW,PSW,工作方式优先级TNZVC,151211876543210,5,C=1进位V=1溢出Z=1结果为0N=1结果为负,T=1,执行一条指令后就转入跟踪程序,

（1）条件码（状态码）,反映程序运行结果,工作方式优先级TNZVC,151211876543210,

（2）跟踪标志T,使程序以单步方式运行。

程序,初始化置T为1,.,测试T,跟踪程序,.,.,6,现行程序优先级高于外部优先级，不响应现行程序优先级低于外部优先级，可响应,用户方式：

禁止程序执行某些指令核心方式：

允许程序执行所有指令,（3）优先级,为现行程序赋予优先级别，以决定是否响应外部中断请求。

工作方式优先级TNZVC,151211876543210,（4）工作方式,规定程序的特权级。

PSW在CPU中，反映程序运行状态；控制/状态字在接口中,反映CPU命令、设备状态,7,5.时序线路,功能：

控制操作时间和操作时刻。

时序,振荡器,分频器,时钟脉冲,工作脉冲,时钟周期（节拍）,产生电位型微命令，控制操作时间段,产生脉冲型微命令，控制定时操作,8,1.取指令,PC,时序,3.3.2控制器工作过程,地址,M,指令,IR,、译码（、寻址方式）,PC+1=PC,9,2.取数,时序,按寻址方式，或从寄存器取数，或从存储器取。

3.执行,按操作码对数据进行运算处理。

10,1.组合逻辑控制器的时序划分,3.3.3时序控制方式,即时序信号与操作的关系,采用三级时序系统：

指令周期,工作周期1,工作周期2,工作周期n,时钟周期1,时钟周期2,时钟周期m,.,.,工作脉冲1,工作脉冲2,工作脉冲k,.,.,（节拍1）,（节拍2）,（节拍m）,11,时序关系：

振荡器输出,工作周期1,工作周期2,工作周期3,时钟T1,工作脉冲P,时钟T2,指令周期,控制不同阶段操作时间,控制分步操作时间,对微操作定时,取指,执行,取数,取出指令,修改PC,打入IR,打入PC,12,2.时序控制方式及其变化,

（1）同步控制,各项操作受统一时序控制。

定义：

特点：

有明显时序时间划分；时钟周期时间固定；各步操作的衔接、各部件之间的数据传送受严格同步定时控制。

各项操作受统一时序控制。

由CPU或其他设备提供,优缺点：

控制逻辑易于集中，便于管理。

时序关系简单，时序划分规整，控制不复杂；,但时间安排不合理。

13,应用场合：

用于CPU内部、设备内部、系统总线操作（各挂接部件速度相近，传送时间确定，传送距离较近）。

（2）异步控制,各项操作按不同需要安排时间，不受统一时序控制。

定义：

特点：

无统一时钟周期划分；,各操作间的衔接和各部件之间的信息交换采用异步应答方式。

14,例.总线的异步传送操作,主设备：

申请并掌握总线权的设备。

总线,主,从,从设备：

响应主设备请求的设备。

发/接,接/发,15,主设备获得总线控制权,操作流程：

主设备询问从设备,主设备发送/接收数据,主设备释放总线控制权,从设备准备好？

Y,N,主设备输出端与总线连接,主设备输出端与总线断开,16,时间安排紧凑、合理；但控制复杂。

优缺点：

应用场合：

用于异步总线操作（各挂接部件速度差异大，传送时间不确定，传送距离较远）。

（3）同步方式的变化,指令周期长度可变，时钟周期长度不变。

不同指令安排不同时钟周期数,总线周期中插入延长周期,经总线传送一次数据所用的时间（送地址、读/写）,17,总线周期长度可变，时钟周期长度不变。

总线周期（4T）,例.一个总线周期包含4个时钟周期,送地址,读/写数据,结束,同步方式,T4,T4,Tw,送地址,读/写数据,结束,总线周期（5T）,扩展同步方式,18,同步方式引入异步应答,以固定时钟周期作为时序基础，引入应答思想,例.8088最大模式，用一根总线请求/应答线实现总线权的转移。

设备请求总线权,RQ/GT,CPU使用总线,CPU使用总线,CPU使用总线,设备使用总线,设备,设备,CPU,CPU响应，总线权交设备,CPU,设备释放总线权,CPU,设备,若干时钟,若干时钟,19,1.组合逻辑控制方式,3.3.4组合逻辑控制方式的优缺点及应用,综合化简产生微命令的条件，形成逻辑式，用组合逻辑电路实现微命令发生器。

执行指令时，由组合逻辑电路（微命令发生器）在相应时间发出所需微命令，控制有关操作。

20,产生微命令的速度较快。

2.优缺点,设计不规整，设计效率较低；,不易修改和扩展指令系统的功能。

3.应用场合,用于高速计算机，或小规模计算机。

21,第四节微程序控制器原理,3.4.1微程序控制的基本思想,1.若干微命令编制成一条微指令，控制实现一步操作；,2.若干微指令组成一段微程序，解释执行一条机器指令；,3.微程序事先存放在控制存储器中，执行机器指令时再取出。

1.若干微命令编制成一条微指令，控制实现一步操作；,2.若干微指令组成一段微程序，解释执行一条机器指令；,22,3.4.2组成原理,1.主要部件,

（1）控制存储器CM,功能：

存放微程序。

CM属于CPU，不属于主存储器。

23,

（2）微指令寄存器IR,功能：

微地址形成电路,IR,PSW,PC,译码器,微命令序列,存放现行微指令。

微命令字段：

提供一步操作所需的微命令。

微地址字段：

指明后续微地址的形成方式。

提供微地址的给定部分。

（微操作控制字段）,（顺序控制字段）,24,微地址形成电路,（3）微地址形成电路,功能：

IR,PSW,PC,译码器,微命令序列,提供两类微地址,微程序入口地址：

由机器指令操作码形成。

后续微地址：

由微地址字段、现行微地址、运行状态等形成。

25,2.工作过程,

（1）取机器指令,CM,取指微指令,IR,微命令字段,译码器,微命令,主存,机器指令,IR,26,

（2）转微程序入口,IR,操作码,微地址形成电路,微程序入口,AR,微命令字段,CM,首条微指令,（3）执行首条微指令,IR,IR,译码器,微命令,操作部件,27,（4）取后续微指令,微地址字段现行微地址运行状态,微地址形成电路,后续微地址,AR,CM,后续微指令,IR,28,（5）执行后续微指令,同（3）,（6）返回,微程序执行完，返回CM中存放取指微指令的固定单元。

29,3.4.3微指令格式和编码方法,1.格式分类,

（1）垂直型微指令,优点：

一条微指令定义并执行几种并行的基本操作。

微指令短、简单、规整，便于编写微程序。

缺点：

微程序长，执行速度慢；工作效率低。

（2）水平型微指令,一条微指令定义并执行一种基本操作。

优点：

缺点：

微指令长，编写微程序较麻烦。

微程序短，执行速度快。

30,（3）混合型微指令,微指令不长，便于编写；微程序不长，执行速度加快。

在垂直型的基础上增加一些不太复杂的并行操作,例.长城203微指令,运算器输入控制,运算器输出控制,操作类型控制,访M与I/O控制,常数,辅助操作,31,2.编码方法,

（1）直接控制法,例.某微指令,微命令按位给出。

不需译码，产生微命令的速度快；但信息的表示效率低。

微指令中通常只有个别位采用直接控制法。

32,

（2）分段直接编译法,例.对加法器输入端进行控制。

划分多个字段，微命令由字段编码直接给出。

000不发命令,微指令中设置AI字段，控制加法器的输入选择。

010CA,100FB,001RA,010CA,011DB,011DB,？

微命令分组原则：

同类操作中互斥的微命令放同一字段。

不能同时出现,C,D,33,操作唯一；,加法器A输入端的控制命令放AI字段，B输入端的控制命令放BI字段。

C,D,010CA,011DB,AI：

BI：

一条微指令能同时提供若干微命令，便于组织各种操作。

编码较简单；,34,（3）分段间接编译法,例.,微命令由本字段编码和其他字段解释共同给出。

C=,CA,1）设置解释位或解释字段,解释位,1A为某类命令0A为常数,2）分类编译,按功能类型将微指令分类，分别安排各类微指令格式和字段编码，并设置区分标志。

35,（4）其他编码方法,1）微指令译码与机器指令译码复合控制,例.,机器指令,寄存器号,寄存器传A,微指令,译码器,译码器,001,RA,R1,A门,36,例.,2）微地址参与解释,004,微地址,指令操作码,1.微程序入口地址的形成,微指令,取指标志,变址标志,011,3.4.4微地址形成方式,微程序入口,功能转移,

（1）一级功能转移,各操作码的位置、位数固定，一次转换成功。

入口地址=页号，操作码,37,例.,机器指令1,0F（8位）,入口地址=000FH,CM,机器指令2,10（8位）,入口地址=0010H,000F,0010,无条件转微地址1,微地址1,微程序1,无条件转微地址2,微地址2,微程序2,功能转移,功能转移,0页,38,

（2）二级功能转移,各类指令操作码的位置、位数不固定，,分类转：

需两次转换。

指令类型标志,区分指令类型（如单、双操作数）,功能转：

指令操作码,区分操作类型,39,（3）用可编程逻辑阵列PLA实现功能转移,入口地址1,PLA,IR,入口地址2,2.后续微地址的形成,

（1）增量方式,以顺序执行为主，辅以各种常规转移方式。

40,顺序：

现行微地址+1。

跳步：

现行微地址+2。

无条件转移：

现行微指令给出转移微地址。

CM,A,A+1,A+2,B,B,条件转移：

现行微指令给出转移微地址和转移条件。

B,转移条件C,C,（条件满足）,（条件不满足）,转微子程序：

现行微指令给出微子程序入口。

转移条件C,D,D,微子程序,返回微主程序：

现行微指令给出寄存器号。

R,41,微指令,给定后续微地址高位部分,

（2）断定方式,由直接给定和测试断定相结合形成微地址。

给定部分断定条件,指明后续微地址低位部分的形成方式,例.,微指令,D（给定）A（条件）,2位,位数可变,微地址10位，,约定：

A=,01,10,微地址低4位为操作码，D给定高位；,微地址低3位为机器指令目的寻址方式,微地址低3位为机器指令源寻址方式编码，,6,7,11,D给定高位。

编码，D给定高位。

7,16路分支,8路分支,8路分支,42,同步控制,用统一微指令周期控制各条微指令执行。

工作脉冲P,3.4.5微程序时序安排,微指令周期,微指令打入IR,二级时序：

控制数据通路操作,结果打入目的地,读取后续微指令,后续微地址打入AR,时钟周期,43,3.4.6微程序控制方式优缺点及应用,1.优点,

（1）设计规整，设计效率高；,

（2）易于修改、扩展指令系统功能；,（3）结构规整、简洁，可靠性高；,（4）性价比高。

2.缺点,

（1）速度慢,访存频繁转移较多,

（2）执行效率不高,3.应用范围,用于速度要求不高、功能较复杂的机器中。

特别适用于系列机,未充分发挥数据通路本身具有的并行能力,44,第五节主机和外部设备的信息交换,3.5.1主机和外设的连接方式,1.辐射式,主机,I/O,I/O,I/O,早期：

不易扩展,主机,接口,接口,现在：

便于扩展,45,2.总线式,主机,接口,接口,I/O,I/O,I/O,便于扩展,总线,3.通道式,主机,通道,通道,I/O,I/O,I/O,并行能力提高,46,3.5.2信息传送控制方式,1.直接程序传送方式,用I/O指令编程实现信息传送。

（程序查询）,

（1）外设状态,空闲,工作,结束,启动,完成一次工作,调用完,再请求,00,01,10,空闲：

调用前，设备不工作；,结束：

调用后，设备完成工作。

在接口中设置状态字表示这些状态。

47,

（2）查询流程,启动外设,外设工作完成？

N,Y,入/出操作,（3）优缺点,硬件开销小；,实时处理能力差,并行程度低。

（4）应用场合,对CPU效率要求不高的场合，,或诊断、,调试过程。

48,2.中断方式,查询方式,

（1）中断的引入,程序,并行操作,主机,外设,空闲,启动,等待,工作,程序,交换数据,中断：

主机,程序,外设,空闲,启动,工作,程序,请求,中断程序,交换数据,程序,

（2）中断定义,49,启动外设,一条指令结束时有中断请求？

N,Y,继续原程序,（3）中断流程,CPU内设置允许中断标志,CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。

处理完毕后自动恢复原程序的执行。

=1允许响应中断,（开中断）,=0不允许响应中断,（关中断）,开中断,执行中断服务程序,继续原程序,响应,返回,50,CLI；,请求,关中断，初始化,启动；,启动设备,响应,返回,例.PC系列机,允许中断位IF=,0关中断,1开中断,STI；,开中断,（4）程序组织,51,（5）硬件设置,响应逻辑,设备工作完成,（6）应用场合,用于中、低速I/O操作或处理复杂随机事态。

判优逻辑,请求逻辑,屏蔽逻辑,非屏蔽,CPU送屏蔽字,（动态改变设备优先级）,设备提出请求,判别设备优先级,CPU响应请求，并转相应服务程序入口,CPU,接口,注意区分CPU对请求的屏蔽和对请求的响应。

送屏蔽字,开/关中断,CPU禁止/允许设备请求,52,3.直接存储器存取（DMA）方式,

（1）定义,DMA控制器接管总线,直接依靠硬件实现主存与I/O间的数据传送，传送期间不需CPU程序干预。

1）I/O与主存，而不是I/O与CPU。

2）由DMA控制器控制传送。

使用权，传送完毕再交还总线使用权。

3）传送期间只要CPU不访存，可并行操作。

4）传送前和传送后需要程序干预。

53,

（2）硬件设置,操作类型,地址计数,控制传送方向,DMA控制器,接口,提供主存地址,交换量计数,控制传送次数,数据缓冲,传递请求,暂存交换数据,外设寻址,提供外设地址,初始化信息,（3）DMA流程,54,启动外设,一个总线周期结束时有DMA请求？

N,Y,继续程序,传送初始化：

传送操作类型、主存首址、交换量、外设寻址信息,一次DMA传送,地址+1交换量-1,一条指令结束时有中断请求？

中断处理,Y,交换量=0？

N,Y,申请中断,N,响应,55,主程序实现初始化。

DMA传送的三个阶段：

程序准备：

DMA传送：

善后处理：

硬件实现M,I/O。

中断处理程序判断传送的正误。

DMA方式只占用系统总线，不切换程序，不需要保存和恢复断点、保护和恢复现场等操作。

因此能进行快速处理。

56,（4）应用场合,用于高速、简单、批量数据传送。

DMA与中断的相同点：

能响应随机请求；可并行操作。

DMA与中断的不同点：

中断：

用程序实现中、低速I/O传送；能处理复杂,一条指令结束时响应请求。

事态；,DMA：

用硬件实现高速、简单I/O传送；一个总线,周期结束时响应请求。

程序切换,总线权切换,57,