南理工电子电工实验2DOC.docx

南理工电子电工实验2DOC.docx

《南理工电子电工实验2DOC.docx》由会员分享，可在线阅读，更多相关《南理工电子电工实验2DOC.docx（19页珍藏版）》请在冰点文库上搜索。

南理工电子电工实验2DOC

电子电工综合实验（II）

实验报告

——数字计时器设计

班级：

9121042201

学号:

912104220132

姓名：

董跃

一、实验目的……………………………………………………3

二、实验要求……………………………………………………3

三、实验内容……………………………………………………3

四、实验器件……………………………………………………3

五、元器件引脚图及功能表……………………………………4

六、实验原理…………………………………………………10

1.秒脉冲发生电路………………………………………11

2.计时器电路……………………………………………11

3.译码显示电路…………………………………………12

4.报时电路………………………………………………13

5.校分电路………………………………………………14

6.清零电路………………………………………………15

七、逻辑图……………………………………………………16

八、引脚接线图………………………………………………16

九、实验总结…………………………………………………16

参考文献………………………………………………17

一、实验目的

1.掌握常见集成电路的工作原理和使用方法。

2.学会单元电路的设计方法和单元间设计组合。

二、实验要求

实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。

三、实验内容

1．设计、安装、调试脉冲发生电路。

2．设计、安装、调试59′59″计时器电路。

3．设计、安装、调试译码显示电路。

4．设计、安装、调试任意状态清零电路。

5．设计、安装、调试快速校分电路。

6．设计、安装、调试整点报时电路（59′53″、59′55″、59′57″时发出频率为500Hz的低声；59′59″时发出频率为1KHz的高声）。

7．设计1－5项联接构成数字计时器电路

四、实验器件

1、集成电路：

NE5551片（多谐振荡）

CD40401片（分频）

CD45182片（8421BCD码十进制计数器）

CD45114片（译码器）

74LS003片（与非门）

74LS201片（4输入与非门）

74LS212片（4输入与门）

74LS741片（D触发器）

2、电阻：

1KΩ1只

3KΩ1只

330Ω（300Ω）28只

3、电容：

0.047uf1只

4、共阴极双字屏显示器两块。

五．元器件引脚图及功能表

1.NE5551片（多谐振荡）：

（1）引脚布局图：

图1NE555引脚布局图

（2）逻辑功能表：

（引脚4）

Vi1（引脚6）

Vi2（引脚2）

VO（引脚3）

0

×

×

0

1

>

Vcc

>

Vcc

0

1

<

Vcc

<

Vcc

1

1

<

Vcc

>

Vcc

不变

表1NE555逻辑功能表

2.CD40401片（分频）：

（1）引脚布局图：

图2CD4040引脚布局图

（2）逻辑功能说明：

CD4040是一种常用的12分频集成电路。

当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。

其内部结构图如图4所示。

引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。

3.CD45182片（8421BCD码十进制计数器）：

（1）引脚布局图：

图3CD4518引脚布局图

（2）逻辑功能表：

输入

输出

CR

CP

EN

Q3

Q2

Q1

Q0

清零

1

×

×

0

0

0

0

计数

0

↑

1

BCD码加法计数

保持

0

×

0

保持

计数

0

0

↓

BCD码加法计数

保持

0

1

×

保持

表2CD4518逻辑功能表

4.CD4511四片（译码器）：

（1）引脚布局图：

图4CD4511引脚布局图

（2）逻辑功能表：

输入

输出

LE

D

C

B

A

g

f

e

d

c

b

a

字符

测灯

0

×

×

×

×

×

×

1

1

1

1

1

1

1

8

灭零

1

0

×

0

0

0

0

0

0

0

0

0

0

0

消隐

锁存

1

1

1

×

×

×

×

显示LE=0→1时数据

译码

1

1

0

0

0

0

0

0

1

1

1

1

1

1

0

1

1

0

0

0

0

1

0

0

0

0

1

1

0

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

2

1

1

0

0

0

1

1

1

0

0

1

1

1

1

3

1

1

0

0

1

0

0

1

1

0

0

1

1

0

4

1

1

0

0

1

0

1

1

1

0

1

1

0

1

5

1

1

0

0

1

1

0

1

1

1

1

1

0

0

6

1

1

0

0

1

1

1

0

0

0

0

1

1

1

7

1

1

0

1

0

0

0

1

1

1

1

1

1

1

8

1

1

0

1

0

0

1

1

1

0

0

1

1

1

9

表3CD4511逻辑功能表

5.74LS003片（与非门）：

（1）引脚布局图：

图574LS00引脚布局图

（2）逻辑功能表：

输入

输出

B

A

Q

0

0

0

0

1

1

1

0

1

1

1

0

表474LS00逻辑功能表

6.74LS20一片（4输入与非门）：

（1）引脚布局图：

图674LS20引脚布局图

（2）逻辑功能表：

输入

输出

A

B

C

D

Q

0

X

X

X

1

X

0

X

X

1

X

X

0

X

1

X

X

X

0

1

1

1

1

1

0

表574LS20逻辑功能表

7．4LS212片（4输入与门）：

（1）引脚布局图：

图774LS21引脚布局图

（2）逻辑功能表：

输入

输出

A

B

C

D

Q

0

X

X

X

0

X

0

X

X

0

X

X

0

X

0

X

X

X

0

0

1

1

1

1

1

表674LS21逻辑功能表

8.74LS741片（D触发器）：

（1）引脚布局图：

图874LS74引脚布局图

（2）逻辑功能表：

输入

输出

CP

D

Q

清零

X

0

1

X

0

1

置“1”

X

1

0

X

1

0

送“0”

↑

1

1

0

O

1

送“1”

↑

1

1

1

1

0

保持

O

1

1

X

保持

不允许

X

0

0

X

不确定

表774LS74逻辑功能表

9.电阻：

电路所用的电阻为4色环电阻，阻值为330Ω或者300Ω的电阻共28只、阻值为1kΩ和3kΩ的电阻各1只。

10.电容：

0.047uf1只

11.共阴极双字屏两块：

（1）引脚布局图：

图9共阴极双字屏引脚布局图

（2）逻辑功能表：

显示字型

g

f

e

d

c

b

a

段码

0

0

1

1

1

1

1

1

3fh

1

0

0

0

0

1

1

0

06h

2

1

0

1

1

0

1

1

5bh

3

1

0

0

1

1

1

1

4fh

4

1

1

0

0

1

1

0

66h

5

1

1

0

1

1

0

1

6dh

6

1

1

1

1

1

0

1

7dh

7

0

0

0

0

1

1

1

07h

8

1

1

1

1

1

1

1

7fh

9

1

1

0

1

1

1

1

6fh

表8共阴极双字屏逻辑功能表

六、实验原理

电子计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。

其具体的原理框图如图1所示。

图10电路原理框图

电路各单元工作原理及逻辑设计

总工作原理：

由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。

秒计数器记满60后向分计数器进位。

计数器的输出经译码器送显示器。

记时出现误差时可以用校时电路进行校分，校秒。

扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。

1.秒脉冲发生电路

逻辑图如下：

图11脉冲发生电路图

脉冲发生电路为计时电路提供计数脉冲，因为设计的是计时器，所以需要产生1Hz的脉冲信号。

这里采用石英晶体振荡器和分频器构成。

具体电路可由频率为f0＝212Hz的晶体振荡器和12位二进制串行分频器CD4040实现。

CD4040的最大分频系数是212,即Q12＝1Hz，从Q12可以输出脉冲信号。

2.计时电路

分个位

秒十位

秒个位

清零信号

f1=1Hz

分十位

图12计时器逻辑电路图

计时电路钟的计数器，可以采用加法计数器CD4518实现。

将分和秒的个位、十位分别与七段数码显示器上对应管脚连起来，使显示器上显示从0分0秒到59分59秒，然后清零重新计数。

图11电路左半部分对应的是分的十位和个位，右部分对应的是秒的个位和十位。

秒的个位的CP端和分的个位的EN端都由校分电路提供信号。

同时分十位的EN连到分个位的6号角，秒同分。

3.译码显示电路

译码器选用四线－七段译码器CD4511，显示器选用共阴双字显示器。

图13译码显示电路图

将译码器CD4511的7个输出端1、2、3、4、5、6、7分别与显示器上的对应端相连，译码器的3，4，5脚分别接1，1，0，输入端接计数器CD4518的输出端，即可实现数字显示的功能。

两者都是从计数器的输出端向CD4511的输入端输入信号，通过译码器4511后再输入到数码管中。

（330Ω的电阻是以防电流过大使数码管烧毁）

4.报时电路

图14报时电路图

当需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号用蜂鸣器进行报时。

要使蜂鸣器在59′53″、59′55″、59′57″时发出低声（频率为500Hz）；在59′59″时发出高声（频率为1KHz）。

蜂鸣器的一端接地，则另一端的输入应满足以下式子：

H＝59′53″f3+59′55″f3+59′57″f3+59′59″f4

＝59′51″（QBf3＋QCf3＋QDf4）

＝

其中，QB、QC、QD分别是秒个位的输出。

假设分十位所对应的计数器的输出为1QD,1QC,1QB,1QA；分个位所对应的计数器的输出为2QD,2QC,2QB,2QA；秒十位所对应的计数器的输出为3QD,3QC,3QB,3QA；秒个位所对应的计数器的输出为4QD,4QC,4QB,4QA。

其中，Q4为高位，Q1为低位。

在59′51″时，四个计数器的输出分别为：

1QD1QC1QB1QA＝0101，

2QD2QC2QB2QA＝1001，

3QD3QC3QB3QA＝0101，

4QD4QC4QB4QA＝0001。

因此，此时的触发信号F＝1QC1QA2QD2QA3QC3QA4QA。

而报时脉冲信号可以由CD4040输出分频信号中得到，低音选用500Hz的脉冲，高音选用1KHz的脉冲。

连好之后，将输出接到蜂鸣器的一端，蜂鸣器的另一端接地即可实现了定点报时的功能。

5.校分电路

秒计数器个位时钟端（CP）

校分开关

分计时器个位时钟端

秒计数器十位进位端

f2=2Hz

图15校分电路图

如图，校分开关打到“0”时，计数器正常计数；当开关打到“1”时，分计数器以2Hz的频率进行快速校分。

校分电路工作原理：

当校分开关打开时：

输出为3Qc，接到分个位的EN端，实现正常进位；当校分开关闭合时：

2Hz的脉冲正好送到分个位的EN端，使得分位的数字能以2Hz的频率快速跳动，从而实现快速校分。

在校分过程中，将原本接地的秒个位的CP端接到74LS74的

端。

这样，当校分开关打开时：

实现正常进位，正常计数；当校分开关闭合时：

相当于秒个位的CP端接高电平，秒个位停止计数，仅由分个位快速校准。

6．清零电路

图16清零电路图

清零电路的工作原理：

分别将分十位和秒十位的QB、QC端与非，之后再和一个清零开关与非，最后的输出接到分十位和秒十位的Cr端。

这样，就可以实现任意状态功能：

任意状态清零：

若清零开关在某一时刻闭合，则无论1QB、1QC的值是多少，清零电路的输出都为高电平，这样可以实现任意状态的清零。

59″清零：

清零开关断开，无论是对分位还是对秒位，计数器计数到59时，如果再计数一次到60，即在秒十位到6的瞬间，3QB和3QC同时出现高电平1，则会产生清零脉冲信号到达秒十位的Cr端实现59到00的清零；分位上的原理相同。

七、实验总逻辑图