附：
如果存储容量为a*b的芯片组成容量为c*d的芯片，则需要芯片的数量n=（a*b）/（c*d）
2、双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。
3、反映主存速度指标的三个术语是存取时间、（存储周期）和（ 存储器带宽）。
4、CPU访问主存是数据存取的单位是（字节），访问cache的单位（字），cache和内存交换数据的单位是（块）。
二、选择题
1、下列器件中存取速度最快的是（C）。
A、高速缓存B、主存C、寄存器D、辅存
2、主存贮器和CPU之间增加cache的目的是（ A）。
A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
3、和辅存相比，主存的特点是（A）
A、容量小，速度快，成本高B、容量小，速度快，成本低
C、容量大，速度快，成本高D、容量大，速度慢，成本高
4、存储单元是指（c）。
A、存放1个二进制信息位的存储元B、存放1个机器字的所有存储元集合
C、存放1个字节的所有存储元集合D、存放2个字节的所有存储元集合
5、存取周期是指（ c）。
A、存储器的写入时间B、存储器进行连续写操作允许的最短间隔时间
C、存储器连续读或者写操作所允许的最短间隔时间
6、某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有OE和R/W，该芯片的管脚引出线数目是（B）。
A、 20 B、28 C 、30 D、32
7、某存储器容量为32K*16，则（C）
A、其地址线为16根，数据线为32根B、其地址线为32根，数据线为16根
C、其地址线为15根，数据线为16根D、其地址线和数据线均为16根
8、某机字长32位，存储容量64MB，若按字编址，它的寻址范围是（B）。
A 8M B 16MB C 16M D 8MB
附：
首先1M=8Mbit按字寻址：
8Mbit*64/32bit=16M
9、某机字长64位，存储容量64MB，若按字编址，它的寻址范围是（C ）。
A 1M B 1MB C 8M D 8MB
附：
首先1M=8Mbit按字寻址：
8Mbit*64/64bit=8M
10、EEPROM是指（D）。
A 读写存储器（RAM） B 只读存储器（ROM）
C 闪速存储器（FlashMemory） D 电擦除可编程只读存储器（EERPOM）
11、下列说法正确的是（B）
Ⅰ半导体RAM信息可读可写，且掉电后仍能保持记忆
Ⅱ动态RAM是易失性RAM，且静态RAM的存储信息是不易失的
Ⅲ半导体RAM是易失性RAM，但只要电源不掉电，所存信息是不丢失的
Ⅳ半导体RAM是非易失性的RAM（掌握记忆）
A、Ⅰ和ⅡB、只有ⅢC、Ⅱ和ⅣD、全错
12、半导体静态（SRAM）的存储原理是（D）
A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化
附：
静态RAM（SRAM）速度非常快，只要电源存在内容就不会自动消失。
其基本存储电路为6个MOS管组成1位，因此集成度相对较低，功耗也较大。
一般高速缓冲存储器用它组成。
动态RAM（DRAM）的内容在10-3或l0-6秒之后自动消失，因此必须周期性的在内容消失之前进行刷新。
由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。
DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般，PC机的标准存储器都采用DRAM组成。
13、在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分（B）
A、两者都是串行存取B、磁盘是部分串行存取，磁带是串行存取
C、磁带是部分串行存取，磁盘是串行存取
14、下列叙述错误的是（B）
A、随机存储器可随时存取信息，掉电后信息丢失（正确：
静态和动态断电信息丢失）
B、在访问随机存储器时，访问时间与物理位置无关（统一时间点）
C、主存储器中存储的信息是不可改变的主存是由ROM和RAM组成的
D、随机存储器和只读存储器可以统一编址
15、在对破坏性读出的存储器进行读/写操作时，为维持原信息不变，必须辅以的操作（B）
A、刷新B、再生C、写保护D、主存校验
附：
对于破坏性读出的存储器，每当一次读出操作之后，必须紧接着一个重写（再生）的操作，以便恢复被破坏的信息，保持原存信息不变。
16、某机器的主存储器共32KB，由16片16K*1（内部采用128*128存储阵列）的DRAM芯片字和位同时扩展构成。
若采用集中式刷新方式，且刷新周期为2ms，那么所有的存储单元刷新一遍需要（A）存储周期。
A、128B、256C、1024D、16384
附：
通常对DRAM的，每一行进行读出，就可完成对整个RAM的刷新。
从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔称为再生周期，又叫刷新周期。
16K*1位的DRAM芯片内部采用128*128存储阵列，按照行刷新，需要占用128个存储周期。
17、双端口存储器能高速进行读/写，是因为采用了（C）
A、新型器件B、流水技术C、两套相互独立的读写电路D、高速芯片
18、交叉存储器实质上是一种多模块存储器，它用（ A）方式执行多个独立的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享
附：
流水线（pipeline）技术是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术
19、双端口存储器所以能进行高速读/写操作，是因为采用（D）。
A、高速芯片 B、新型器件C、流水技术 D、两套相互独立的读写电路
20、采用8体并行低位交叉存储器，设每个体的存储容量为32K*16位，存储周期为400ns，则下列说法中正确的是（A）
A、在400ns内，存储器可向CPU提供2的7次方位二进制信息
B、在100ns内，存储器可向CPU提供2的7次方位二进制信息
C、在400ns内，存储器可向CPU提供2的8次方位二进制信息
D、在100ns内，存储器可向CPU提供2的8次方位二进制信息
附：
八体并行低位交叉存储器，存储周期和总线周期需要满足存储周期=8*总线周期，因此得到总线周期为50ns，对于单个个体而言，每个存储周期内仍然只能取出16位，但是由于CPU交叉访问8个存储体，因此可以在一个存储周期内使8个存储体各传输16位，共16*8=128位，也就是2^7位二进制信息。
21、交叉编址的存储器实质是一种（A）存储器，它能（）执行（）独立的读/写操作。
A、模块式，并行，多个B模块式，串行，多个
C整体式，并行，一个D整体式，串行，一个
22、如果一个存储单元被访问，则这个存储单元将会很快的再次被访问，这称为（A）
A、时间局部性B、空间局部性C、程序局部性D、数据局部性
23、为了解决CPU与主存速度不匹配的问题，通常采用的方法是（B）
A、采用速度更快的主存B、在CPU和主存之间插入少量的高速缓冲存储器
C、在CPU周期中插入等待周期D、扩大主存的容量
24、下列关于cache的论述中，错误的是（D）
A、cache是介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储
B、如果cache不命中，则需要访问主存，从主存取字，并将字所在的数据块调入cache
C、cache的命中率很高，一般达到90%以上
D、cache的数据必须和主存的数据时刻保持一致
附：
cache是介于cpu和主存之间的存储器，虚拟存储器是介于主存和辅存之间的存储器。
cache由全硬件实现，虚拟存储器由主/辅存之间的软件实现。
cache的命中率必须很高，一般要达到90％以上，才能使访存的速度跟得上cpu的速度。
如果访问cache不命中，则从主存中取出需要的字块，同时送cpu和cache，下次就可以从cache中读出需要的信息了。
如果程序执行过程中要对某字块进行写操作，这时就遇到如何保持cache与主存一致性的问题。
通常有2种写入方式：
一种是只写cache，并用标志加以说明，直到经过重写的字块被从cache中替换出来时再写入主存，叫做写回法；另一种方式是写cache时也同时写入主存，使cache与主存时刻保持一致，称之为直写法。
然而，如果被重写的单元不在cache中，那就只写入主存，而不写入cache。
因此，不是所有的情况下都可以保持cache中的信息与主存中的信息完全一致。
25、在CPU执行一段程序的过程中，cache的存取次数为4600次，由主存完成的存取次数为400次。
若cache的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为（B）ns。
A、5.4B、6.6C、8.8D、9.2
附：
（4600*5+400*25）/（4600+400）=6.6
26、关于cache的3种映射方式，下列叙述错误的是（D）
A、cache由全相连、直接和组相连3种基本的映射方式
B、全相连映射方式，即主存单元与cache单元随意对应，线路复杂，成本高
C、组相连映射方式是直接映射和全相连映射的折中方案，有利于提高命中率
D、直接映射方式是组相连映射和全相连映射的折中方案，有利于提高命中率
27、cache采用组相连映射，一块大小为128B，cache共有64块，4块分成一组，主存由4096块，主存地址需要（A）位。
A、19B、18C、17D、16
附:
4096×128=2^12×2^7=2^19
28、容量为64块的cache采用组相连映射方式，字块大小为128字，每4块一组。
如果主存为4K块，且按字编址，那么主存地址和主存标记的位数为（A）组相连的知识
A、16,6B、17,6C、18，8D、19,8
29、关于LRU算法，以下论述正确的是（A）
A、LRU算法替换哪些在cache中驻留时间最长且未被引用的块（近期最少使用的块）
B、LRU算法替换哪些在cache中驻留时间最短且未被引用的块
C、LRU算法替换哪些在cache中驻留时间最长且仍在引用的块
D、LRU算法替换哪些在cache中驻留时间最短且仍在引用的块
30、访问相连存储器时，（A）
A、根据内容不需要地址B、不根据内容，需要地址
C、既要内容也要地址D、不要内容也不要地址
附：
关联存储器，是一种不根据地址而是根据存储内容来进行存取的存储器,可以实现快速地查找快表.。
31、相连存储器与传统存储器的主要区别是前者按（B）寻址的存储器。
A、地址B、内容C、堆栈D、地址和内容
32、常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。
A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器
33、下列关于虚拟存储器的论述中，正确的是（A）
A、对应用程序员透明，对系统程序员不透明
B、对应用程序员不透明，对系统程序员透明
C、对应用程序员、系统程序员都不透明
D、对应用程序员、系统程序员都透明
附：
由于虚拟存储器需要通过操作系统来调度，因此对系统程序员是不透明的，但是对应用程序是透明的
34、磁盘的盘面上有很多半径不同的同心圆，这些同心圆称为（B）
A、扇区B磁道C磁柱D柱面
35、由于磁盘上的内部同心圆小于外部同心圆，则对其所存储的数据量而言（B）
A、内部同心圆大于外部同心圆
B内部同心圆等于外部同心圆（不管盘面大小多大，存储数据量是一样的）
C内部同心圆小于外部同心园
36、磁盘存储器的等待时间通常是指（B）
A、最大寻道时间B、磁盘旋转半周所需的时间
C、磁盘旋转2/3周所需的时间D、最小寻道时间
37、磁盘转速提高一倍，则（C）
A、平均查找时间缩小了一半B其存取速度也提高了一倍C不影响查找时间
附：
磁盘的存取时间=寻道时间+旋转延迟+数据读取时间。
在这三个时间中，寻道时间所占比重最大，数据读取时间所占比重最小，而寻道时间是指磁头在磁头臂上从一个磁道转移到另一个磁道的时间，所以与磁盘转速无关。
总的来说，单纯的提高转速对存取时间影响不大。
38、下列关于虚拟存储器的论述中，正确的是（A）
A、对应用程序员透明，对系统程序员不透明B、对应用程序员不透明，对系统程序员透明
C、对应用程序员、系统程序员都不透明D、对应用程序员、系统程序员都透明
三、简答题
1、简述ROM的分类？
掩模型只读存储器（MROM）
可编程只读存储器（PROM）
可擦除可编程只读存储器（EPROM）
用电可擦除可编程只读存储器（EEPROM）
2、什么是刷新？
DRAM为什么要刷新？
刷新的几种方法？
刷新：
消除以时间间隔造成的内容和状态不一致
原因：
因电容泄漏而引起的DRAM有信息的需要及时补充
方法：
集中刷新，分散刷新，异步刷新
3、一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共几位，其中主存字块标记应为几位，组地址应为几位，Cache地址共几位。
答：
将Cache分组：
128/4=32=2^5组
所以：
Cache组地址占5位
由于2^6=64，块内地址占6位块地址是2位
所以：
Cache地址占5+6+2=13位
由于主存=16384*64=2^20字；
所以：
按字编制主存地址为20位,
主存按照Cache大小分区,共128个区,主存字块标记占7位,
由于主存地址=区号+组号+组内块号+块内地址.
所以：
按字编址,主存地址=7+5+2+6=20（位）
4、什么是高速缓冲存储器？
它和主存的关系是？
（1）Cache是一个高速度大容量的缓冲存储器，存储CPU最经常访问的指令或数据一般用SRAM芯片构成，其全部功能用硬件实现
（2）Cache存在于主存和CPU之间，解决CPU与主存之间速度的传递
四、计算题
1、设存储器容量为64M字，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。
存储周期T=100ns，数据总线宽度为64位，总线传送周期=50ns。
求：
顺序存储器和交叉存储器的带宽各是多少？
看例题P106
答：
顺序存储器（高位交叉编址）和交叉存储（低位交叉编址）连续读出8个字的信息量是8*64=512位
顺序存储存储器连续读出8个字的时间是
100ns*8=800ns
交叉存储存储器连续读出8个字的时间是
100+50*（8-1）=450ns
顺序存储器的带宽是
512/（8x10^-7）=64*10^-7bps
交叉存储器的带宽是
512/（4.5*10^-7）=114*10^-7bps
2、CPU执行一段程序时，cache完成存取的次数为2400次，主存完成的次数为100次，已知cache存储周期为40ns，主存存储周期为200ns，求cache的命中率，cache/主存系统的效率和平均访问时间。
答：
Cache命中率：
A=2400/（2400+100）=0.96
已知：
访问主存的时间是访问Cache时间的5倍=200/20
设访问Cache的时间为t，访问主存的时间5t，Cache/主存系统的效率为e
e=t/（0.96*t+0.04*4t）=0.802
平均访问时间：
40ns*0.96+200ns*（1-0.96）=66.4ns
3、（2010）某计算机的主存地址空间大小为256MB，按字节编址。
指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。
现有两个功能相同的程序A和B，其伪代码如下所示：
程序A：
程序B：
inta[256][256];inta[256][256];
..............
intsum_array1（）intsum_array2（）
{{
inti,j,sum=0;inti,j,sum=0;
for（i=0;i<256;i++）for（j=0;i<256;i++）
for（j=0;i<256;i++）for（i=0;i<256;i++）
sum+=a[i][j];sum+=a[i][j];
returnsum;retrunsum;
}}
1）数据Cache 有8个Cache 行，每个Cache 行大小为64B，若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache 的总容量为8×64B = 512B。
（2）数据Cache容量为512B，Cache地址为9位；
有8个Cache行，块地址为3位； 块的大小为64B，块内地址为6位
计算机组成原理
存储器章节大作业
专业：
网络安全与攻防
班级：
13级网安二班
学号：
1315935126
姓名：
赵继辉
升级会员 