数电课程设计报告数字频率计.docx
《数电课程设计报告数字频率计.docx》由会员分享，可在线阅读，更多相关《数电课程设计报告数字频率计.docx（20页珍藏版）》请在冰点文库上搜索。
数电课程设计报告数字频率计
数电课程设计报告：
频率计
一、设计指标
二、系统概述
1.设计思想
2.可行性论证
3.工作过程
三、单元电路设计及分析
1.器件选择
2.设计及工作原理分析
4、电路的组构及调试
1.遇到的问题
2.现象记录及原因分析
3.解决及结果
4.功能的测试方法、步骤、设备、记录的数据
5、总结
1.体会
2.电路总图
六、参考文献
一、设计指标
设计指标：
要求设计一个测量TTL方波信号频率的数字系统。
测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：
Hz、kHz。
频率的测量范围有四档量程。
1）测量结果显示四位有效数字，测量精度为万分之一。
2）频率测量范围：
100.1Hz——999.9kHz，分为：
第一档：
100.0Hz——999.9Hz
第二档：
1.000kHz——9.999kHz
第三档：
10.00kHz——99.99kHz
第四档：
100.0kHz——999.9kHz
3）量程切换可以采用两个按键SWB、SWA手动切换。
扩展要求：
1、当被测频率大于999.9kHz，超出最大值时，设置亮一个警灯，并同时发出报警声音。
2、自动切换量程
提示：
1.计数器计到9999时，产生溢出信号CO，启动量程加档。
2.显示不足4位有效数字时量程减档。
三、各量程输出信号的频率最高位有效数字为1、2、3、4、5、6、7、8、9。
二、系统概述
1.设计思想
周期性信号频率可通过记录信号在1s内的周期数来确定其频率。
累计标准时间Ts中被测信号的脉冲个数Nx，被测信号频率：
fx≈Nx/Ts
测量时间Ts选择：
由于测量时间Ts需要根据被测信号的频率切换，所以通常对振荡时钟进行分频以获得不同的定时时间。
采样定时、显示锁存、计数器清零的控制时序波形图
2.可行性论证
用计数器实现记录周期数的功能；用时基信号产生计数时间作为采样时间；用四位动态扫描通过数码管显示结果；因为如果计数器直接把数据输入到数码管显示，那么数码管的数据就会不断变化，累计增加的情况，所以采用锁存器，在每个时间信号内，通过一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器；为了不要让每次锁存的数据会比上次增加一个基数，而计数器的连续计数累积计数，所以要对每次锁存后立即清零，让计数器从零开始计数。
3.工作过程
晶体振荡器产生10MHz的基准时钟通过10倍率分频器和可控分频器分别产生时基测量时间和调试信号；通过量程控制选择开关选择量程（包括时基时间、小数点位置控制、测量单位控制）和测量选择控制输入调试信号或者是实际待测信号；时基信号脉冲控制数字单稳态触发电路产生清零（CR）和锁存（LD）脉冲信号控制计数器的清零和锁存器的锁存；锁存器将数据通过数码管译码显示，通过控制发光二极管来显示单位Hz和kHz。
（L1亮为kHz，不亮为Hz）
三、单元电路设计及分析
1.器件选择
计数器的器件选择：
选用四个7490构造四个8421BCD码十进制计数器，将其串行级联构成16位二进制码表示的模值为10000的计数器。
锁存器的器件选择：
选用两片74377构造16位二进制码的锁存器。
分频器的器件选择：
10倍率分频器采用7490构成5421BCD码的十进制计数器组成10倍率分频器，再将8个10倍率分频器进行串行级联构成DIV8分频器。
4位动态扫描显示电路器件选择：
74161、DIV8分频器、74153m、74153（双四选一数据选择器）
数字单稳态触发电路器件选择：
用两片D触发器构成一个单稳态触发电路，再将两个单稳态触发电路串行级联构成产生锁存（LD）和清零（CR）的单稳触发电路。
调试信号功能器件选择：
DIV8分频器、74161、MUX41四选一数据选择器
选择控制端产生测频时基信号（包括小数点和单位的控制）器件选择：
DIV8分频器、两片74139（2---4线译码器）、74153M（四选一数据选择器）、非门和及非门。
2.设计及工作原理分析
十进制计数器的设计：
用一片7490，SET9A、SET9B端接低电平无效，脉冲CP端接CLKA二进制端，二进制输出端口QA接到CLKB五进制输入端，将清零（CR）脉冲信号接到CLRA、CLRB端，将QA、QB、QC、QD做4位输出，读数A3A2A1A0即为8421BCD码十进制的二进制的表示。
十进制计数器的设计示意图（单片）
总体图
仿真波形（单片）
向下的箭头是模值10处；斜向下的两个箭头是清零（CR）信号有效时对计数器进行清零操作。
此十进制计数器进行串行级联可以构成10的整数倍模值的计数器。
要构成模值为10000的计数器，故采用四片十进制计数器串行级联，最大数值为9999。
总体仿真波形
级联后的模块图：
CP接待测脉冲信号，CR接清零脉冲信号，输出结果为
D3D2D1D0C3C2C1C0B3B2B1B0A3A2A1A0为16位二进制表示的数值，范围1~9999，实现了模值为10000的计数器功能。
锁存器的设计：
两片74377实现16位二进制数的锁存。
使能端EN低电平有效，故接地，CLK接锁存信号（LD），数据端口及计数器的输出端口一一对应相接
分频器的设计：
10倍率分频器采用7490构成5421BCD码的十进制计数器组成10倍率分频器（实际为10进制计数器）
将8个10倍率分频器进行串行级联构成DIV8分频器,实现了把10MHz的晶振频率分频为1MHz、100kHz、10kHz、1kHz、100kHz、100Hz、10Hz、1Hz、0.1Hz。
Symbol:
4位动态扫描显示电路的设计：
用两片74153、一片74153M、一片74161、一片Div8、一片7seg
其中7seg代码为：
四位动态扫描显示电路：
采用按钮等选择数据、扫描电路的扫描控制端，在扫描过程中，四个七段共阴极数码管显示数值，当扫描频率达到一定值时，其变化和速度超过人眼的辨别范围，即可以看到数据显示在数码管上了。
数字单稳态触发电路的设计：
用7474双D触发器构成一个单稳态触发电路，再将两个单稳态触发电路串行级联构成产生锁存（LD）和清零（CR）的单稳触发电路。
一个单稳态触发电路：
单稳波形：
在M端输入脉冲信号，CP端输入脉冲控制信号，通过触发器后，Y端输出的信号为单稳态的暂态，是高电平，其脉冲宽度是CP脉冲宽度的2倍。
单稳触发态电路的Y即LD锁存信号作为M脉冲实现
总单稳触发电路
Symbol：
波形
LD和CR信号紧邻，且时间是CP脉宽的2倍，只要CP的频率足够大，那么误差就比较小，实际采样时间及理论值相差也小。
调试信号功能设计（N分频电路）：
DIV8、74161、MUX41四选一数据选择器
其中：
SWB、SWA为量程选择D、C、B、A为分频置数端
Symbol：
10MHz接晶体振荡器，SWA、SWB、D、C、B、A为六个开关控制键。
其中，SWA、SWB为量程选择控制键；D、C、B、A为N分频实现控制开关，此设计可以实现16以内的任意分频数。
例如，实现8分频，首先8—1=7，写出7的四位二进制表示为0111，在对其取反为1000，所以将D、C、B、A置为1000即可实现8分频，其中开关闭合为高电平“1”，断开为低电平“0”。
FM为分频过后的输出信号。
选择控制端产生测频时基信号（包括小数点和单位的控制）设计：
DIV8、两片74139M（2---4线译码器）、74153M（四选一数据选择器）、非门和及非门。
Symbol：
通过开关控制选择时基信号时间10s、1s、0.1s、0.01s作为采样时间，DP1、DP2、DP3控制小数点的位置，通过LED_1、LED_2灯来表示单位Hz、kHZ。
量程范围允许误差/Hz采样时间/s小数点位置单位
100.0Hz——999.9kHz0.110第三位Hz
1.000Hz——9.999kHz11第一位KHz
10.00kHz——99.99kHz100.1第二位KHz
100.0kHz——999.9kHz1000.01第三位KHz
四、电路的组构及调试
1.遇到的问题
1）对芯片7490的功能不熟悉，经试验才发现，7490不是采用十进制计数，而采用五进制。
2）4位动态扫描电路的设计时，数码管只有第一个是亮的，换了很多种方法构成计数器，都没有用，后来仔细检查PIN码时，发现Div8的OSC端没有接上PIN码。
2.现象记录及原因分析
调试过程中，数码的显示跳动
原因分析：
可能是所选择的信号频率太低，导致时基信号时间长（即采样时间过长），测量时间长，故显示器上等待时间过长，数码变化慢、稳定得慢。
只有一个数码管亮
原因分析：
可能是PIN码没接好，部分数据选择器不工作了。
3.解决及结果
针对数字跳动的现象，原因在测试采样时间过小，导致计数时出现数字的跳动，于是用了最大的频率。
针对只有一个数码管亮的现象，一次检查了线路和代码，根据现象猜测原因，在查PIN码时找出问题所在。
4.功能的测试方法、步骤、设备、记录的数据
测试方法：
（开关断开为“0”，闭合为“1”）
SWB
SWA
所选调试信号频率
1
1
1MHz
1
0
100kHz
0
0
10kHz
0
0
1kHz
SWA、SWB为调试信号的选频控制开关：
开关SWC控制调试信号及测量信号的输入选择：
SWC=“0”，输入调试信号，进行功能的调试；
SWC=“1”，输入测试信号，进行信号频率的测定。
D、C、B、A为调试信号的16以内的N分频置数器：
D、C、B、A功能表：
D
C
B
A
分频数
0
0
0
0
16
0
0
0
1
15
0
0
1
0
14
0
0
1
1
13
0
1
0
0
12
0
1
0
1
11
0
1
1
0
10
0
1
1
1
9
1
0
0
0
8
1
0
0
1
7
1
0
1
0
6
1
0
1
1
5
1
1
0
0
4
1
1
0
1
3
1
1
1
0
2
1
1
1
1
1
测试步骤：
第一：
先接通各个相应的控制开关以及晶体振荡器
第二：
通过SWC开关选择调试或者测量功能
第三：
通过DCBA四个开关来控制分频数
第四：
接通信号源即可从数码管上读出所测信号的频率
第五：
就录数据，分析。
所需设备：
LP——2900（EP1C3T144C8型FPGA）、函数信号发生器（产生测试信号）、QuartusⅡ软件。
记录的数据：
测频时用1kHz分频（SWB、SWA=00），
预置数DCBA
1000
1011
分频数
8
5
理论频率
125.0Hz
200.0Hz
实测频率
125.0Hz
200.0Hz
测频时用10kHz分频（SWB、SWA=01）
预置数DCBA
1000
1011
分频数
8
5
理论频率
1.250kHz
2.000kHz
实测频率
1.251kHz
2.000kHz
测频时用100kHz分频（SWB、SWA=10）
预置数DCBA
1000
1011
分频数
8
5
理论频率
12.50kHz
20.00kHz
实测频率
12.51kHz
20.03kHz
测频时用1MHz分频（SWB、SWA=11）
预置数DCBA
1000
1011
分频数
8
5
理论频率
125.0kHz
200.0kHz
实测频率
125.3kHz
200.2kHz
五、总结
1.体会
通过这次实验，认识了解了LP——2900（EP1C3T144C8型FPGA），并学习使用了quartusII软件。
在老师的详细的ppt指导下，一步步地设计操作中，对课堂上学习到的芯片有了更深刻的体会，更能把握住他们的功能，尤其是在检查错误的时候。
在课设过程中，我发现对芯片的记忆是很关键的，一旦弄混它们的功能以及使能端的有效电平，就会在错误的道路上越走越远。
总的来说，这次因为模电检查电路花费了很久的时间，所以做数电的时间相对还是赶了些，但是还是如期如愿地按着计划进行了，在弄成功的时候，发自内心有一种成就感。
2.电路总图
其中计数器和寄存器构成的译码显示图为：
Symbol：
六、参考文献：
[1]赵曙光.可编程器件技术原理及开发应用.西安：
西安电子科技大学出版社，2011
[2]赵曙光，刘玉英，崔葛瑾.数字电路及系统设计.北京：
高等教育出版社，2011
[3]崔葛瑾.基于FPGA的数字电路系统设计.西安：
西安电子科技大学出版社，2008
升级会员 