反应速度测试.docx
《反应速度测试.docx》由会员分享，可在线阅读，更多相关《反应速度测试.docx（19页珍藏版）》请在冰点文库上搜索。
反应速度测试
电子课程设计
——反应速度测试
学院：
电子信息工程学院
专业、班级：
姓名：
学号：
指导教师：
李小松
2013年12月22日
目录
一设计任务----------------------------------------------------------------------------3
二总体框图------------------------------------------------------------------------3
三器件选择--------------------------------------------------------------------4
1、74LS192同步十进制双时钟加减计数器-------------------------------4
2、74LS138是三线八线译码器-----------------------------------------------6
3、与非门----------------------------------------------------------------------------7
4、555定时器---------------------------------------------------------------------9
四模块功能----------------------------------------------------------------------------9
1、脉冲发生装置-------------------------------------------------------------------9
2、脉冲控制开关-------------------------------------------------------------------10
3、译码器模块-----------------------------------------------------------------------10
4、工作模块--------------------------------------------------------------------------12
五总体设计电路-------------------------------------------------------------------------13
六硬件调试----------------------------------------------------------------------------14
七设计心得----------------------------------------------------------------------------15
反应速度测试仪
一、设计任务与要求
设计一个反应速度测试仪具体要求如下：
1、具有测试人反应快慢的功能。
2设有外部操作开关控制计数器，实现直接清零、启动、设有外部开关控制脉冲信号的工作与停止。
3打开电源一号灯熄灭其他灯亮，加上脉冲从一号灯开始依次熄灭再亮。
4当停止时第几个灯变暗就是反映的快慢。
二、总体框图
脉冲发生器
脉冲控制电路
计数器
译码装置
显示电路
计数器控制电路
图1总体电路
脉冲发生器电路通过555谐波震荡输出5Hz方波，实现时钟信号的输出。
计数器采用同步十进制双时钟加减计数器74LS192具有异步清零功能，当CLR输入高电平时实现异步清零，输入低电平时持续工作。
译码器装置采用三线---八线译码器74LS138，实现计数器的输出的直观表达；
脉冲控制电路控制脉冲的连续与暂停。
计数器控制电路用来控制计数器的清零以及工作。
电路中有四个与非门其中两个构成SR锁存器控制计数器电路的工作。
三、选择器件
实验所需器件如表1所示。
表1使用的元器件
器件名称
使用数量
74LS192N
1
LM555
1
74LS138
1
与非门
4
单刀双掷开关
2
电阻
若干
显示灯
8
1.74LS192同步十进制双时钟加减计数器
74LS192N逻辑符号如图1所示。
图274LS192逻辑符号
74LS192N内部结构图如图2所示。
图374LS192内部结构图
计数电路由74LS192组成，其功能表如表2所示
表274LS192逻辑功能表
74LS192为可预置数的同步十进制双时钟加减计数器，具有上升沿有效地加计数时钟端UP和减计数端DOWN，该计数器具有异步清零端，
当清零信号CLR为高电平时实现清零功能，该计数器还有异步置数功
能，当置数端LOAD为低电平时实现预置数，当计数器加计数器且计
数值为9时进位端CO输出宽度等于加计数脉冲UP的低电平脉冲，当计数器减计数且数值为0时，借位端BO输出宽度等于减计数脉冲的DOWN的低电平脉冲。
2、74LS138是三线八线译码器，
工作原理：
当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:
利用G1、/（G2A）和/（G2B）可级联扩展成16线译码器；若外接一个反相器还可级联扩展成32线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
74LS138功能表如表3所示。
表374LS138功能表
74LS138内部原理图如图4所示。
图474LS138内部原理图
74LS138管脚图如图5
图574LS138管脚图
3、与非门
与非门的符号如图5
图6与非门结构
与非门真值表如表4
表4与非门真值表
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
与非门逻辑功能描述
当两个输入端A=0，B=0时，输出端Y为低电平0，即Y=0；
当两个输入端A=0，B=1时，输出端Y为低电平0，即Y=0；
当两个输入端A=1，B=0时，输出端Y为低电平0，即Y=0；
当两个输入端A=1，B=1时，输出端Y为低电平1，即Y=1；
即只要两个输入端A、B的输入电平有一个是低电平0，输出端Y即为低电平0；只有A、B的输入电平全为1，输出端Y才为高电平1。
4、555定时器：
555定时器是一种模拟和数字功能相结合的中规模集成器件，在本次设计中，555定时器用来组成电路中的多谐振荡器，振荡器信号经过分频电路分频获得1Hz的秒脉冲，从而驱动整个电路精确运行。
逻辑符号及管脚图如图7。
图7逻辑符号图及管脚图
1脚：
外接电源负端VSS或接地，一般情况下接地。
8脚：
外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。
一般用5V。
3脚：
输出端Vo。
2脚：
低触发端。
6脚：
TH高触发端。
4脚：
是直接清零端。
当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：
VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：
放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
图8555定时器内部原理图
555定时器的逻辑功能表如表5
表5555定时器的逻辑功能表
清零端
高触发端TH
低触发端
Qn+1
放电管T
功能
0
0
导通
直接清零
1
0
导通
置0
1
1
截止
置1
1
Qn
不变
保持
高触发：
若Vi1>VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，基本RS触发器因=0，使＝1，经输出反相缓冲器后，VO＝0；T导通。
这时称555定时器“高触发”。
VCO为控制电压端，在VCO端加入电压，可改变两比较器C1、C2的参考电压。
正常工作时，要在VCO和地之间接0．01μF（电容量标记为103）电容。
放电管Tl的输出端Dis为集电极开路输出。
四、功能模块
1、脉冲发生装置
定时器555的多谐振荡，产生一个标准的脉冲信号，电容区C1=100nf，电阻R1=R2=1KΩ，VCC=5V。
振荡周期T=0.69（R1+2R2）C1=5000Hz
555定时器连线图如图9，示波器波形图如图10
图9555脉冲发生器连线图
图10脉冲仿真信号
2、脉冲控制开关
脉冲开关采用单刀双掷开关，用来控制脉冲的连续与暂停，当开关接到定时器555的输出端时脉冲连续，当接地时为电路提供的脉冲暂停，电路图如图11。
图11脉冲控制
3、计数器装置
计数器装置采用74LS192接受脉冲信号使信号加1或者减1并输出数据，芯片的A\B\C\D端接低电平，LOAD端接高电平，QA,QB,QC输出信号，UP与DOWN分别接从与非门输出的脉冲信号，与非门U6，U7具体作用在下模块阐述，开关j2对计数器进行清零和工作控制，当开关打到串联电阻和VCC端时计数器清零当打到接地端计数器进行工作。
电路图如图12。
图12计数器装置
3、译码器模块
译码器采用74LS138三线八线译码器，译码模块作用是将计数器输出的二进制代码转换成高低电平进行输出从而控制显示电路的显示，译码器的A，B,C，分别接计数器QA,QB,QC，G1接高电平，GA,GB接地，输出端链接8个显示电路。
电路图如图13所示。
图13译码器与显示电路
4、工作模块
计数器74LS192与三线--八线译码器组成，G2A与G2B组成与门结构SR锁存器，在译码器输出15引脚为低电平时，U5输出高电平，U4输出低电平，U6解除封锁，计数脉冲通过U6是计数器加计时，在译码器7引脚输出低电平时，U4输出高电平，U5输出低电平，工作截止。
因此每个技术值译码器只有一个引脚输出低电平并熄灭一盏灯，电路图如图14。
图14整体工作电路
五、总体电路
在准备测量时，将J2开关打在清零端，开关J1打在连续端，然后观察示波器是否有波形，如果有波形实验可以开始。
打开电源将J2开关打在工作端，当显示电路开始变化时迅速将j1开关打到暂停端，观察显示电路的变化从而测量出测试者的反应速度，通过观察显示电路的变化来得出结论，如果要进行下一次测量先将J2开关打到清零端，然后将J1开关达到连续段，要开始下次试验只要将J2打到工作就可以啦。
仿真结果可以实现设计要求，原理图如图15和仿真图如图16、17。
图15原理图
图16仿真测试图
（1）
图17仿真测试图
（2）
六、硬件调试
硬件调试试验和预想的差不多，只是由于自己的粗心大意使用了一个检测时无效的与非门导致实验刚开始时没有试验结果，而且由于实验室用的是连续脉冲和导线代替开关所以实验结果没有预期的好，但是实验要求还是达到了，所以说设计是没有错误的，总体总结就是做实验室有点粗心大意，只要避免就没有问题。
七、设计心得
本次课程设计使我对数字电子技术有了更进一步的熟悉，实际操作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，要求我们在以后的学习中注意，要把课本上所学到的知识和实际联系起来，同时通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力。
做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。
平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。
而且还可以记住很多东西。
比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。
认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
在这段时间的学习与实验中，我感觉有了很大的收获：
首先，通过实验及查阅相关资料使自己对课本上的知识有了更深的掌握，更好的理解，使自己的理论知识与实际相结合，同时实验也增强了我个人的动手能力。
对我们学生来说，理论与实践同样重要，这是我们以后在工作中说明自己能力的一个重要标准。
另外，针对设计中出现的问题，通过查资料和请教老师，得到解决后，更增加了自己设计的信心。
这次课程设计对我无论是以后的工作还是学习都有莫大的帮助。
在做硬件实验的同时，我不仅因为最后正确的结果而有成就感，更从中学到了遇到问题自我解决问题的能力，如试验箱上只有八个开关，而我需要九个开关，于是我想到了应一根线作为开关。
在实习中，我感受到了老师对学生的那种诲人不倦的精神，固定时间和课余时间，老师给我们指导，使我们少走弯路，顺利完成实习任务，在这里我真诚地感谢我的指导老师。
升级会员 