具有整点报时及校时功能的数字钟系统设计毕业设计论文.docx
《具有整点报时及校时功能的数字钟系统设计毕业设计论文.docx》由会员分享，可在线阅读，更多相关《具有整点报时及校时功能的数字钟系统设计毕业设计论文.docx（58页珍藏版）》请在冰点文库上搜索。
具有整点报时及校时功能的数字钟系统设计毕业设计论文
本科毕业设计论文
题目：
具有整点报时及校时功能的数字钟系统设计
系别:
电气与信息工程系
专业：
电气工程及其自动化
班级：
学号
学生姓名：
指导教师：
2015年6月
摘要
现代社会的快节奏生活让人们对时间观念越来越重视，对时间的精确性要求也越来越高，这就催生了数字电子时钟的飞速发展。
数字钟就是采用数字电路来实现对“时”、“分”、“秒”数字显示的计时装置。
数字钟的精度、稳定度都优于老式机械钟。
本次设计利用中规模器件实现数字时钟系统，由555定时器构成多谐振荡电路产生振荡脉冲由计数器计数再经译码器译码后产生驱动数码显示器的信号，使数码显示器呈现出“时”“分”“秒”对应的计时数字；电路还增加了校正电路和整点报时电路，对时钟进行校时和校分，使其准确的工作，在整点的时候发出警报。
数字钟及扩大其应用，有着非常现实的意义。
在此次设计中，应用Protel99se软件进行相关电气原理图的绘制和PCB的制作，采用了74LS系列的芯片实现数字钟的计时、译码各部分功能，辅助以必要的电路，实现高效、准确、使用简便的数字电子时钟系统。
本次对数字时钟的研究，使我对数字电子技术有了更深刻的了解和掌握，更促进了我对理论知识和实践相结合的认识，为以后在专业上的发展奠定了基础。
关键词:
数字时钟，数字电路，中规模器件
ABSTRACT
Thefastrhythmofsociallifenowletpeopletakemoreandmoreattentiontotheconceptoftime,theaccuracyoftimerequirementsalsomoreandmorehigh,thishasgivenrisetotherapiddevelopmentofdigitalclock.Digitalclockisadigitalcircuitisusedtorealizethe‘‘hour”‘‘minute”‘‘second”digitaldisplaytimer.Thedigitalclockprecision,stabilityissuperiortotheoldmechanicalclock.ThisdesignusingMSIdevicestoachieveadigitalclocksystem,iscomposedof555timercompositionmultivibratorcircuitoscillationpulseiscountedbythecounteranddecoderproducesdrivingdigitaldisplaysignal,thedigitaldisplayshows"hour","minute","second"correspondingtothedigitaltiming;circuitalsoincreasesthecorrectioncircuitandthewholepointtimekeepingcircuit,theclock,schoolandschool,makeitsaccuratework,whenthewholepointofalerts.
Inthedesign,applicationProtel99sesoftwarerelatedelectricalschematicdrawingandPCBproduction.Usingaseriesof74chipsimplementationofdigitalelectronicclocktiming,decodingfunctionofeachpart,auxiliarytothenecessarycircuit,efficient,accurateandeasytousedigitalelectronicclocksystem.Thestudyofthedigitalclock,soIhaveamoreprofoundunderstandingandgraspofdigitalelectronictechnology,butalsotopromotetheunderstandingIoftheoreticalknowledgeandpracticalcombinationof,laidthefoundationforthefuturedevelopmentoftheprofessional.
KEYWORDS:
Gigitalclock,Gigitalcircuit,Mediumscalecomponents
1绪论
数字钟是一种用数字集成电路或专用芯片做成的计时器，即利用数字电路技术来实现对时、分、秒计时和控制的电子装置，与传统的机械时钟相比而言，数字钟具有更高的精确性和直观性，由于数字集成电路的发展和的相关芯片的广泛使用，并且数字钟无机械装置，也具有更长的使用寿命，这些优点使得数字钟的使用范围远远的超过了老式钟表，而且极大的扩展了钟表原先的具有报时功能，如定时自动警报功能、按时响铃、对程序的自动控制、定时广播、定时通断动力设备、甚至用于各种电气设备的定时自动启用等。
而钟表的数字化是所有这些功能实现的基础，钟表的数字化给人们生产生活带来了极大的方便，现如今，数字时钟广泛使用于家庭、办公室、码头、车站等许多公共场所，成为人们日常生活中不可或缺的必需品，因此，研究数字时钟系统并扩大其应用，有着非常现实而且积极深远的意义。
1.1课题背景
现如今，在科学技术的快速发展和市场需求扩大化的引领下，数字电子技术迅速被推广和普及，数字电子技术的应用领域也越来越广泛，数字电子技术的成果已经逐渐成为了全球信息化进程的主导。
数字电子技术的研究对象主要为各种集成器件和逻辑门电路的功能和应用，逻辑门电路、时序电路的分析设计、集成芯片各管脚的功能等。
电子技术可以细分为数字电子技术和模拟电子技术，就使用的逻辑器件而言，已经从二十世纪四十年代的电子管、二十世纪五十年代的晶体管和二十世纪六十年代的小规模集成电路，再从中等规模电路到大规模集成电路，直到如今已发展到了超大规模的集成电路。
近年来又衍生出了可编程逻辑器件，由此为数字电路设计提供了更加完善方便的器件设计过程和方法，而如今可编程逻辑器件还在不断的发展演变。
半导体技术的大力发展更是推动了PC机等电子设备的广泛使用。
作为当今电子时代的中坚支撑技术，数字电子技术在全球电子信息化的进程中起着巨大且不容忽视的推动作用。
电子钟是人们日常生活中最常用的计时工具，由于数字集成电路技术的发展和采用的先进技术，使数字钟具有走时准确、重量轻、结构简单、性能稳定、集成电路体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备和日常生活中被广泛使用。
本次设计就是用数字集成电路和一些简单的逻辑门电路来设计一个简单的数字时钟系统，使其具有对时间的显示、校对和整点报时功能。
1.2选题的目的和意义
1.2.1实际应用意义
数字钟从原理上来讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强大，并且也发展出了多种专门的中规模集成电路以及大型规模集成电路可供使用者选择。
多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。
具有时间显示、校正及报时作用，并且有走时准确、显示直观、精度、稳定等优点。
本次数字时钟的设计以数字电子为主，分别对秒信号源、计时显示整点报时
及校时电路分别进行设计，然后将它们组合完成时、分、秒的显示并且有校准和整点报时的功能，该电路主要使用集成芯片如74ls48、74ls90、NE555、LED数码管及各种门电路和基本的触发器等，电路系统使用电池供电，很适合在日常使用。
1.2.2学习指导意义
经过了对数字电路设计的系统学习了解，特别经过了关于组合逻辑电路与时序电路部分的学习，借由本次设计的机会，充分将所学的知识运用到实际中去，实际了解了数字时钟的工作原理和设计方法；学习掌握各种常用集成芯片的逻辑功能、选型及使用方法；学习计数器级联设计、数字系统的设计、测试方法，熟悉集成电路的引脚安排，详细了解面包板结构及其接线方法，学习使用Protel99se软件制作电气原理图并绘制PCB板，掌握数字电子技术的基本要领。
1.2.3选题目的
本次设计不仅是我对数字电子技术的初期探索和实践，也是和新型高科技接轨的一种直接途经。
再者，由于定时器部分的结合，使数字时钟更加现代化。
针对所需设计的数字时钟系统，我查阅了大量的相关文献资料，也学到了很多关于数字电路方面的专业知识，并且更加巩固和掌握了大学中所学到的课本知识，使自己对数字电子技术有了更完善的认识和了解。
1.3主要工作
本文的研究内容主要是对具有校时及整点报时功能的数字时钟的设计。
主要的工作内容包括以下两方面：
（1）进行数字时钟电路的研究，熟悉数字时钟的原理和设计流程，学习电子元器件的选型和使用。
（2）学习绘制数字时钟的设计结构框图、电气原理图、PCB版图、元器件布局图等图表；从数字时钟的工作原理出发,应用逻辑芯片对数字时钟进行总体设计，根据图表搭建电路和调试电路。
通过试验，验证数字时钟所实现的功能。
并对其性能和其他时钟进行试验对比。
2数字时钟系统的工作原理
2.1数字时钟设计的基本要求
（1）具有显示时分秒的功能；
（2）具有自动整点报时的功能；
（3）具有设置的功能。
（4）具有校时校分的功能。
数字钟是一个显示“时”“分”“秒”的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和整点报时功能。
因此，一个基本的数字钟电路主要由振荡电路、“时”，“分”，“秒”计数器、译码显示器、校时电路、整点报时电路组成。
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于接通电源或时钟走时出现误差时，需要人为干预对时分进行时间校准，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
另外作为数字时钟，也需要一些人性化的附加功能，所以增加了整点报时功能，在整点时通过蜂鸣器发出警报。
2.2数字时钟的工作原理
针对本次设计要求，绘出数字时钟结构框图如图2-1所示。
图2-1数字时钟结构框图
2.2.1振荡电路
振荡电路由555定时器和RC电路组成的多谐振荡器给数字时钟提供一个频率稳定准确的1kHz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟大都使用了555多谐振荡器。
2.2.2分频器电路
分频器电路用三片74LS90芯片将1kＨz的高频方波信号经3次分频后得到
1Hz的方波信号供秒计数器进行计数。
分频器实际上也是计数器。
2.2.3计数器电路
时间计数电路由一个秒个位计数器和秒十位计数器、分个位计数器和分十位计数器及时个位计数器和时十位计数器电路构成，秒计数器和分计数器分别由一片74LS20和两片74LS160芯片组成，为60进制计数器；时计数器由一片74LS10和两片74LS160芯片组成，为24进制计数器。
2.2.4译码显示电路
译码驱动电路是利用六片74LS48芯片将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计使用的为和74LS48配合应用的七段共阴极LED数码管。
2.2.5校时校分电路
校时校分电路是在需要校时的时候把秒脉冲直接送到分计数器或时计数器的输入端，让它们在校分或校时的时候，按秒的周期进行计数而不是按六十秒或六十分的周期计数。
再通过用开关控制它们的使能即可实现校时校分。
2.2.6整点报时电路
整点报时电路的工作方式是，在59分51秒开始响一声持续一秒的1000HZ的声音，然后每间隔一秒再响一声相同的声音，四响声后，再间隔一秒响一声500HZ的响声，因此最后一响结束的时候便是整点。
即00分00秒。
整点报时选择用不同的门电路构成合适的逻辑设计，把1000HZ和500HZ的脉冲信号按照设计好的报时方式的规定送到报响信号放大电路放大后推动蜂鸣器发出声音，便达到了设计目的。
3数字时钟系统的设计
如前所述，数字时钟系统的结构可分为六个部分，由振荡电路、分频电路、计数电路（分为秒计数电路、分计数电路、时计数电路）、译码显示电路以及附加功能电路（校时校分电路、整点报时电路）组成。
在本章将针对每个部分进行具体设计。
3.1振荡电路的设计
振荡电路是计时器的核心，振荡电路的稳定度和频率精度将直接的影响计时器的精确和稳定。
本次设计采用常见的555定时器与RC元件组成多谐振荡器来产生高频信号作为整个电路的初始信号。
振荡器的频率越高，计时的精度也就越高。
3.1.1555定时器的内部结构和功能
555定时器是一种模拟电路和数字电路相结合的中规模集成电路，由555定时器构成的多谐振荡器是一种常用的矩形波发生器，也被称为无稳态触发器，不需要外加出发脉冲就能输出一定频率的矩形脉冲（即自激振荡）。
555定时器其管脚排列如图3-2及内部结构如图3-3所示。
图3-2555定时器管脚排列图
图3-3555定时器的内部结构图
它由分压器、比较器、基本RS触发器和放电三极管等部分组成。
分压器由三个5KΩ的等值电阻串联而成。
分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3VCC，加在同相输入端，比较器C2的参考电压为1/3VCC，加在反相输入端。
比较器由两个结构相同的集成运放G1和G2组成。
高电平触发信号加在G1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器RD端的输入信号；低电平触发信号加在G2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器SD端的输入信号。
基本RS触发器的输出状态受比较器G1和G2的输出端控制。
555时基电路的功能表如表3-1所示。
表3-1555时基电路的功能表
输入
输出
高电平触发端TH
低电平触发端TR
复位（）
输出U0
放电管VT状态
X
X
0
0
导通
1
1
截止
>VCC
>VCC
1
0
导通
>VCC
1
1
截止
3.1.2多谐振荡器的设计原理
由555定时器组成的多谐振荡器如图所示，其中R1、R2和电容C1、C2为外接元件。
电容充电时，定时器输出UO=1，电容放电时,UO=0,电容不断地进行充、放电，输出端便获得矩形波。
多谐振荡器无外部信号输入，却能输出矩形波，其实质就是将直流形式的电能变为矩形波形式的电能。
图3-4多谐振荡器
图3-4是由555定时器组成的多谐振荡器。
R1、R2、R3、C1和C2是其外接元件。
端接高电平VCC,CON管脚接0.01uF的C2电容防止滤波,THR脚与TRI直接相连，电源通过R1、R2和R3电阻向C1电容充电，再由C1经R3向DIS端放电使电路产生振荡，即可得到频率1kHz的方波，如图3-5所示。
本次设计中需要有多谐振荡器产生振荡频率1kHz的方波，微调R2即可调整输出频率。
图3-5振荡电路产生波形
3.2分频电路的设计
分频器能将高频脉冲变换为低频脉冲，它的功能主要有：
一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。
分频可由计数器来完成。
用计数器作分频器，就要按进制数进行分频。
本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行多级分频。
这里所采用的分频电路是由3个十进制计数器74LS90来构成的3级1/10分频。
3.2.174LS90芯片的内部结构和功能
74LS90是一种十进制计数器，由四个主从触发器和用作除二计数器及计数周期长度为除五的三位二进制计数器所用的附加选通所组成,有选通的零复位和置9输入。
为了利用本计数器的最大计数长度（十进制），可将CLK1输入同Q0输出连接，输入计数脉冲可加到输入CLK0上，此时输出就如相应的功能表上所要求的那样，在Q3输出端处产生对称的十分频方波。
74LS90的引脚图和内部逻辑电路图分别如图3-6、图3-7所示，它的引脚功能表如表3-2所示。
它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。
图3-674LS90引脚图
图3-774LS90内部逻辑电路图
表3-274LS90引脚功能表
管脚
功能
管脚
功能
1
清零
9
置数信号
2
计数脉冲
10
使能
3
置数输入
11
计数输出
4
置数输入
12
计数输出
5
置数输入
13
计数输出
6
置数输入
14
计数输出
7
使能
15
进位输出
8
接地
16
电源
其工作方式选择表如表3-3所示。
BCD计数顺序如表3-4所示。
表3-374LS90的工作方式选择表
复位输入
输出
R0
（1）
R0
（2）
R9
（1）
R9
（2）
QD
QC
QB
QA
H
H
L
X
L
L
L
L
H
H
X
L
L
L
L
L
X
X
H
H
H
L
L
H
X
L
X
L
计数器
L
X
L
X
L
X
X
L
X
L
L
X
H=高电平，L=低电平，X=不定
表3-474LS90的BCD计数顺序表
输出
计数
QD
QC
QB
QA
L
L
L
L
0
L
L
L
H
1
L
L
H
L
2
L
L
H
H
3
L
H
L
L
4
L
H
L
H
5
L
H
H
L
6
L
H
H
H
7
H
L
L
L
8
H
L
L
H
9
H=高电平，L=低电平
3.2.2分频器的设计原理
本次设计分频器的作用是对振荡电路产生的频率1kHz的方波进行三级分频使其成为频率1Hz的方波作为计数器的输入。
分频器电路图如3-8所示由振荡器的1000Hz高频信号从U2的14端输入，经过3片74LS90的三级1/10分频，就能从U4的11端输出得到标准的秒脉冲信号。
分频后波形如图3-9所示。
实现分频的关键在于计数后产生的上升沿触发信号触发下一个芯片,R0
（1）和R0
（2）为复位端，由计数端控制，R9
（1）和R9
（2）始终接地，送复位信号时要使信号同时到达两个复位端。
复位信号传输中与、非等门电路都会延迟信号，所以这个过程中门电路一致，计数很大时，用多个74LS90级联实现。
图3-8分频器电路图
3-9分频后波形图
3.3时分秒计时电路的设计
由分频器输出时基脉冲秒信号，就可以分别设定60进制和24进制计数器来作为“秒”“分”“时”的计数器，分别输出“秒”“分”“时”信号。
“秒”和“分”计时电路都是60进制计数器，可由一级十进制计数器和六进制级联而成。
本次设计采用两片集成十进制计数器74LS160和一片74LS20连接而成，利用反馈清零法实现60进制计数。
“时”计时电路为24进制计数器，设计方法与60进制计数器电路相同；采用两片集成十进制计数器74LS160和一片74LS10连接而成。
3.3.174LS160芯片、74LS10芯片和74LS20芯片的内部结构和功能
3.3.1
（1）74LS160同步十进制计数器（直接清零）
74LS160同步可预置十进计数器是由四个D型触发器和若干个门电路构成，其内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。
其管脚图如图3-10所示。
图3-1074LS160的管脚图
因为该电路有全独立的时钟电路，所以直到时钟发生为止，改变工作模式的控制输入（使能ENP、ENT或清零）都没有什么影响。
计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。
其工作方式如下表3-5所示。
表3-574LS160的工作方式选择表
输入
工作模式
清零
置数
使能
时钟
ENT
ENP
CLK
L
X
X
X
X
清零
H
L
X
X
置数
H
H
H
H
计数
H
H
L
X
X
保持
H
H
X
L
X
保持
H=高电平，L=低电平，X=不定
3.3.1
（2）74LS10与非门电路
74LS10是一个三3输入与非门集成电路，逻辑表达式为Y=
。
其管脚图如图3-11所示，功能表如表3-6所示。
图3-1174LS10管脚图
表3-674LS10的功能表
输入
输出
A
B
C
Y
X
X
L
H
X
L
X
H
L
X
X
H
H
H
H
L
H=高电平，L=低电平，X=不定
3.3.1（3）74LS20与非门电路
74LS20是一个双四输入与非门集成电路，其逻辑表达式为Y=
。
它的管脚图如图3-12所示，功能表如表3-7所示。
图3-1274LS20的管脚图
表3-774LS20的功能表
输入
输出
A
B
C
D
Y
X
X
X
L
H
X
X
L
X
H
X
L
X
X
H
L
X
X
X
H
H
H
H
H
L
H=高电平，L=低电平，X=不定
3.3.2计时器的设计原理
有了“秒”信号，则可根据60秒为1分，60分为1小时，24小时为1天的进制，分别选定“秒”、“分”、“时”的计数器。
在“秒”计数器中，因为是60进制，即有60个“秒”信号，才能输出一个“分”进位信号。
若用十进制数表示需要两位十进制的数（个位和十位），这样，“秒”个位应是十进制，“秒”十位应是六进制，这样才符合人们计数的习惯。
将来也便于应用8421码译码显示电路，本次设计中“秒”计数器中用两个十进制计数器的集成片组成，然后再采用反馈归零的方法使“秒”十位变成六进制，以使个位、十位合起来实现60进制。
个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端TC接至十位计数器容许端CEP、CET，完成个位对十位计数器的进位控制。
选择十位计数器Q2与Q0和个位计数器Q3和Q0做反馈端，经与非门输出控制LDN置数端，接成六进制计数形式。
当计数器状态为59时，重新置数00，并输出一进位。
分钟部分电路与秒钟部分相似，当计数器状态为59时，重新置数00，并输出一进位。
分
升级会员 