低频数字式测相仪器Word下载.docx
《低频数字式测相仪器Word下载.docx》由会员分享，可在线阅读，更多相关《低频数字式测相仪器Word下载.docx（15页珍藏版）》请在冰点文库上搜索。
摘要
本设计给出了以ZRtech公司的FPGA开发板CORE4E-6DF为核心的数字式相位测量的基本原理与实现方案。
该系统由相位测量仪、数字式移相信号发生器和移相网络三部分构成。
该系统硬件电路简单，整个设计采用VerilogHDL语言作为系统内部硬件结构的描述手段，在Altera公司quartusII的软件支持下完成的。
该系统可以对20Hz～20KHz频率范围内信号进行高速采样，并把采样的数据送入FPGA进行相位差测量并通过LCD显示出来。
本系统充分利用FPGA对数据的高速处理能力，使系统设计高效，可靠。
与
传统相位测量仪相比，该系统具有处理速度快，稳定性高，性价比高，易于实现的优点。
该系统具有较强的使用价值和良好的工程应用前景。
关键词：
FPGADDSVerilogHDL数字式移相相位测量频率测量
Abstract
ThisdesigngivestoZRtech'
sFPGAdevelopmentboardCORE4E-6DFasthecoreofdigitalphase-measuringthebasicprinciplesandimplementation.Thesystemconsistsofaphasemeter,digitalphaseshiftinggeneratorandphaseshiftingnetworkofthreeparts.Thesystemhardwarecircuitissimple,theentiredesignusingVerilogHDLlanguageasadescriptionofthestructurewithinthesystemhardwaretools,AlteraCorporationinquartusIIsoftwaresupportforcompletion.Thesystemcan20Hz~20KHzfrequencyrangesignalhigh-speedsamplingandthesamplingphasedifferencemeasurementdataintotheFPGAandthroughLCDdisplay.
ThesystemmakesfulluseofFPGAhigh-speeddataprocessingcapabilities,allowingthesystemtodesignefficientandreliable.And
Comparedtoconventionalphase-measuringinstrument,thesystemhasfastprocessingspeed,highstability,cost-effective,easytorealizebenefits.Thesystemhasstrongusevalueandgoodapplicationprospect.
Keywords:
FPGADDSVerilogHDLdigitalphase-shiftingphasemeasurementfrequencymeasurement
1方案设计与论证
1.1测频方案论证
方案一：
采用测周期法。
需要有标准信号的频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数Ns，则被测信号的频率为：
fx=fs/Ns（如图1.1.1示）。
这种方法的计数值会产生±
1个字误差，并且测试精度与计数器中记录的数值Ns有关。
为了保证测试精度，测周期法仅适用于低频信号的测量。
方案二：
采用测频法。
测频法就是在确定的闸门时间Tw内，记录被测信号的变化周期数（或脉冲个数）Nx（如图1.1.2所示），则被测信号的频率为：
fx=Nx/Tw。
1个字误差，并且测试精度与计数器中记录的数值Nx有关，且不便于高频信号的测量。
图1.1.1测周期法测量频率原理图图1.1.2测频法测量频率原理图
由于题目给定为低频信号，因此我们选用第二种方案。
1.2相位测量方案论证
方案一：
将被测的两路正弦波信号经比较器整形成方波信号，利用异或门电路进行鉴相处理，将得到的脉冲序列经过RC平滑滤波取出其直流分量，该直流电平的幅值与两路信号的相位差成正比，将此信号送入A/D转换器由单片机进行运算处理从而计算出相位差值。
采用脉冲填充计数法，将正弦波信号整成方波信号，其前后沿分别对应于正弦波的正相过零点与负相过零点，对两路方波信号进行异或操作之后输出脉冲序列的脉宽可以反映两列信号的相位差，以FPGA系统时钟信号作为基频，经锁相环倍频得到的高频脉冲作为闸门电路的计数脉冲，由FPGA对获取的计数值进行处理得到两路信号的相位差。
对以上两种方案进行比较，方案一在低频段时，RC滤波电路的输出波动很大，难以达到要求的相位精度，采用方案二由高精度的晶振产生稳定的基准频率，可以满足系统高精度、高稳定度的要求。
1.3移相网络方案论证
模拟移相，由R、C组成移相网络进行移相。
移相网络的基本单元电路如图1.3.1所示。
图（a）为超前移相网络，图（b）为滞后移相网络，通过运放隔离后用电位器合成，可以得到-
～+
任意移角度。
（a）相位超前的相移网络（b）相位滞后的相移网络
图1.3.1阻容移相网络
在图1.3.1中，图（a）的模和相角分别为：
（1.3.1）
图（b）的模和相角分别为：
（1.3.2）
方案二：
数字移相，FPGA控制高速ADC，对一个周期内的信号进行多次采样，将数据保存在高速RAM中。
然后根据需要移相的大小，对量化数据的地址
加上一个相位偏移量后输出。
该方案的优点是移相量可以很大（
～
都可），并且精度高，数字控制方便。
但是一个周期内需要采样较多点，（如在20kHz下为保证
的增量，必须采样360个点），对ADC速度、RAM速度要求很高。
由于题目仅要求-
可调，考虑到成本和实现的难易程度，我们采用方案一，RC网络模拟移相。
1.4数字式移相信号发生器方案论证
采用AD9833为核心构成DDS。
AD9833是基于DDFS原理的波形发生器专用芯片，内置正弦波形表（4096项）和10—bitDAC，可直接输出正弦波、三角波、方波。
AD9833的频率步进为0.1Hz，相位预置精度为
，非常适合用在这里。
DFFS原理方框如图1.4.1所示。
图1.4.1DFFS原理框图
方案二：
采用FPGA来实现数字式移相信号发生器的原理方框图如图1.4.1所示。
DDFS的工作原理是用高速ROM储存所需波形的量化数据，按照不同频率要求，用频率控制字M为步进对相量增量进行累加，按照不同相位要求，用相位控制字K调节相位偏移量，用累加相位值加上相位偏移量后作为地址码读取存放在存储器内的波形数据。
经过D/A转换，滤波即可得到所需波形。
DFFS具有相对带宽很宽，频率转换时间极短，相对误差小，合成波形失真度低的优点。
我们通过控制频率控制字M和相位控制字K，很方便考研实现频率10Hz步进和相位
步进。
因为要用高速ROM存放正弦波数据，占用资源较多，因此我们采用内部含ROM的FPGA实现。
本系统采用方案二。
2硬件设计
2.1小信号处理电路
小信号处理电路主要是为输入的正弦波转成方波输FPGA测量做处理。
因为FPGA测量只能识别3.3V电平，所以必须将正弦波转成具有稳定幅值的方波输给FPGA测量。
小信号处理电路的原理图如图2.1所示。
该电路中，先对小信号进行发大处理，到达一定的幅度，接着是过零比较产生方波，之后经电阻和稳压管把方波的幅度稳定在3.3V左右。
输出的3.3V电压再经430单片机中断捕抓后进行数字整形，单片机输出的波形就可以直接输给FPGA进行测量。
图2.1小信号处理电路
2.2移相网络
由题目的要求，在三种不同的输入频率下，要求实现-45º
～+45º
的连续移相，且幅值可调，利用题中给出的移相网络方案，对元件的参数进行理论分析与计算，采用阻容式移相电路，由其矢量图可以知，当电阻、电容的等效阻抗相等时，移相范围可以满足90º
要求，即
，
=2
f。
当频率f变化时，经理论计算结合multisim仿真，得到R、C的具体参数如下：
f=100Hz，R=160kΩ、C=10nF；
f=1KHz，R=16kΩ、C=10nF；
f=10KHz，R=1.6kΩ、C=10nF；
通过改变R5、R7的阻值来改变输出信号的幅值，电路原理如图2.2所示：
图2.2移相网络
2.3数字式移相信号发生器
数字式移相信号发生器的设计主要是用来产生两路具有相位差的正弦波。
对于一个幅度为固定的正弦波进行采1024个点，用Excel算出每个点对应的幅度值，然后将数据存放于ROM中。
理论上，采样的点数及量化的位数越多，合成的波形精确度就越高。
然后利用查表法来依次取出ROM中的数据，即可得到幅度上是阶梯型的正弦波。
在经过D/A转换，便可得到连续的正弦波。
数字式信号发生器的设计流程如图2.3.1所示：
图2.3.1数字式移相信号发生器的设计流程
数字式移相信号发生器的相位移动是通过输入值来移动的，即通过按键来控制两路正弦波的相位差。
原理也即是通过让正弦波的起始点不同，从而产生一个相位差来实现的。
将输入的相位差以及两路信号实际的相位差通过LCD显示出来。
相位差的原理图如下图2.3.2所示：
图2.3.2相位差原理图
D/A转换，用的是∑-ΔD/A转换器。
∑-Δ变换采用过取样技术，将信号按时间分割，保持幅度恒定，具有高取样率、噪声整形和比特字长短的特点。
变换可以在低取样率、高分辨率的量化器或者高取样率、低分辨率的量化器中进行，在数字音频中很有用，如用于音频信号数字化的∑-ΔADC及可将已经数字化处理后的音频信号还原为模拟声音信号的∑-ΔDAC。
∑-Δ变换有时根据采用的具体结构称为1比特或多比特变换，本文所描述的∑-ΔDAC采用了1比特变换技术，克服了采用较多比特数时所带来的量化非线性误差、纠错困难的缺点。
打个比方来说明如何用1比特替代16或更多比特：
传统的阶梯变换器像16个电灯泡，连接到各自的开关上，每个都有不同的亮度，用各种组合方式可以得到2^16（即65536）种不同的亮度。
然而，灯泡间的亮度差会引入误差，某种组合也并不总是能够产生所要求的亮度。
1比特变换技术采用完全不同的方法，不用那么多灯泡和开关，只用一个灯泡和一个开关。
房间亮度的变化可以通过简单的改变开、关灯泡的次数来得到。
如果灯泡开的次数增加，房间的亮度就会增加。
∑-Δ变换是将信号按时间分割，保持信号幅度恒定。
它用高电平或低电平的脉冲表示信号，例如可以采用脉冲密度调制（PDM）。
传统的应用电流模技术的DAC当位数达到10位以上时，要在某一温度范围保持精度非常困难。
本文的∑-ΔDAC运用了数字技术，因此与电流模DAC相比，不受温度变化的影响，且能在可编程逻辑器件如FPGA中实现。
∑-ΔDAC实际上是高速1位DAC，应用数字反馈技术从输入二进制数字量产生等幅的脉冲串，脉冲串的平均占空比与输入二进制数字量成正比，脉冲串再通过一RC模拟低通滤波器就能重建模拟波形。
∑-ΔDAC非常适合于低频、高精度的应用，尤其在数字音频领域应用广泛。
术语“∑-Δ”分别代表算术和与差，都可用二进制加法器来产生。
虽然Δ加法器的输入是无符号数，但Δ和∑两加法器的输出被看作有符号数。
Δ加法器用来计算DAC输入与当前DAC输出之间的差值。
由于DAC的输出只有一位，非0即1，即全0或全1。
如图2.3.3为∑-ΔDAC的结构图所示，Δ加法器的另一个输入值由∑锁存器最高位L[9]的两个拷贝后面跟8个0产生，这也弥补了DAC输入值是无符号数的问题。
∑加法器将它的上一次输出（已经保存在∑锁存器）与Δ加法器的当前输出求和。
图2.3.3∑-ΔDAC内部结构
2.4显示模块
显示模块用的是LCD12864来显示的，主要显示的是所测的信号的频率、相位差、以及相位差的输入。
频率可测的范围为1Hz到99999Hz，相位差可测范围为0度到359.9度，相位差输入为0度到359.9度。
如图2.4为显示模块。
图2.4LCD显示模块
3软件设计与流程
软件部分主要由三部分组成，即数字式移相信号发生器，频率、相位差测量，LCD显示。
如图3.1为频率、相位差测量框图。
图3.1频率、相位差测量
频率测量是通过采用测频法来实现的，即通过在1S时间之内，通过计算待测信号在此时间段内经过的周期数量，最后的数量即为待测信号的频率。
此测量模块的流程图如图3.2所示。
图3.2频率测量
相位差的测量是将数字式移相信号发生器产生的两路正弦波信号先经过外部电路整形后得到的两路方波信号先进行异或，然后将异或后所得到的方波信号进行检测，即检测其为高电平时的占空比，然后将此占空比乘以360所得结果即为所测两路信号的相位差。
占空比的计算是通过门控原理来实现的。
以异或后的方波信号作为基频，用高频脉冲作为闸门计数脉冲。
在方波的一个周期的高电平期间内计算出高频脉冲所经过的数值data1。
同理在方波的低电平期间内计算出数值data2。
由此即可得到占空比，算法为：
流程图如图3.3所示：
图3.3相位差测量
4性能测试
4.1测量仪器
ZRtech公司的FPGA开发板核心板CORE4E-6DF和外设板PERI1-8KD
直流稳压电源YB3203
SUINGTFG6060DDS函数信号发生器
4.2移相网络
移相网络共有三档测试数据如表4.1所示
表4.1移相网络测试数据
输入频率/Hz
移相范围/°
顺时针到底
逆时钟到底
100
51.4
-51.2
1K
51.0
-51.4
10K
50.4
-51.7
由表4.1可见，移相范围为-51°
～+51°
。
符合题目要求。
4.3相位测量仪
我们采用SUINGTFG6060DDS函数信号发生器对测量仪进行测量。
我们通过函数信号发生器输入正弦波，经过整形电路后变成方波加到两路输入端。
测量数据如表4.2所示
表4.2相位测量数据
由表4.2可见，测量仪的测频范围可以达到20KHz,且频率越高，误差越小。
幅度/Vp-p
测量频率/Hz
输入相位/°
输出相位/°
5
20K
94
93.7
3
93.3
2
91.5
1
88
177
172.4
190
178.5
95.1
100K
10
9.2
5000
5010
186
176.7
5008
45
42
5023
6
5.2
2000
2020
1.1
1000
1008
1.2
120
90.4
5结论
（1）相位测量仪测量仪测量1K～20K时能准确测量。
低于1K时误差较大。
（2）RC移相网络能实现-51°
移相。
（3）数字式移相发生器能产生符合题目要求的正弦波。
参考文献
高吉祥．全国大学生电子设计竞赛训练教程[M]．北京：
电子工业出版式社，2007年
附录1原理图
升级会员 