存储器C主存（包括cache）
\外存
厂CPU内的寄存器
\r主存
2.CPU能直接访问Y
的操作数位置主存YCache
jI外设接口中的寄存器（统一编址）
结论：
①CPl^够直接访问的操作数只能存放在主存储器或CPUfi的寄存器中，②由丁主存储器的容量远远大丁CPlft的寄存器的容量，因此CPU^够直接访问的操作数主要存放在主存储器中。
厂显式：
直接、间接、变址、基址等
3.指令给出操作数地址方式y
J隐式：
隐含约定寄存器号、主存储器单元号简化地址结构的基本途径：
尽量使用隐地址。
4.寻址方式
大致可将众多的寻址方式归纳为以下四大类，其它的寻址方式则是它们的变
型或组合。
1立即寻址。
在读取指令时也就从指令之中获得了操作数，即操作数包含在指令中。
2直接寻址类。
直接给出主存地址或寄存器编号，从CPU内或主存单元内
读取操作数。
3间接寻址类。
先从某寄存器中或主存中读取地址，再按这个地址访问主存以读取操作数。
4变址类。
指令给出的是形式地址（不是最终地址），经过某种变换（例如相加、相减、高低位地址拼接等），才获得有效地址，据此访问主存储器以读取操作数。
第三章CPU子系统（复习）
一、CPU的逻辑组成及工作机制
1.CPU的逻辑组成（模型机框图）
（1）CPU的逻辑组成T模型机框图；
（2）CPU内每个寄存器的作用；
（3）总线的分类及定义；
（4）控制器的分类及区别；
地址葛tt
内就
2.CPU的指令流程
（1）指令类型：
MOV指令、双操作数算数逻辑运算指令、单操作数算是逻辑运算指令、转移/返回指令、转子指令；
（2）核心是寻址方式：
立即寻址、R、（R）、一（R）、（R）+、@（R）+、X（R）;
3.操作时间表的安排（微命令的安排）：
（1）CPU数据通路操作：
按照数据的流向分成四段
ALU输入选择tAUL功能选择t移位器功能选择t分配脉冲（打入到寄存器中的脉冲）；
（2）与访问主存有关的微命令；
例：
MtMDRtC
FT:
Mir、PC+1tPC
ET:
SR./DR:
RiOPDtMDR,MDRtM,PCtMAR或/SR./DR:
COPAMDR,MDRtM,PCtmar
二、基本概念
1.同步控制，异步控制？
有何主要特征？
应用场合？
2.主/从设备，试举例说明。
3.组合逻辑控制器、微程序控制器的时序系统是如何划分的？
4.微命令、微操作、微指令、微指令周期、微程序？
5.微程序控制器的基本思想。
6.1位全加器的结构及关系表达式。
7.并行加法器中的串行进位链结构：
G=Gn+PnG-1
并行进位链结构：
Ci=Gn+PnG-1+…+Pn…PiC0
综合应用题（本题共20分）
某计算机字长16位，CPU内部包含如下部件：
通用寄存器R0、R1、R2、R3,累加器AC,算术逻辑单元ALU及其数据暂存器A和B,程序计数器PC,指令寄存器IR,存储器地址寄存器MAR存储器读数据缓冲器MER存储器写数据缓冲器MDRALU支持加（A+日、减（A-B）、与（AAB）、或（AVB）4种算术逻辑运算，分别由Add、SubAndOr4个控制信号控制。
所有寄存器、数据总线及内总线均为16位。
题七图是该CPUI内部数据通路图。
加法运算指令ADDR1,1000H（R2）。
其中源操作数1000H（R2）是变址寻址，目的操作数R1是寄存器直接寻址，指令编码长度32位，指令编码格式如下：
请根据数据通路分析该指令执行过程，把指令执行过程中各时钟周期的微操作及应处于
第四章存储系统（复习）
一、本章的重点：
主存的逻辑设计
1.总容量：
即字数X位数
2.需要确定可供选用的存储芯片，即什么类型、型号的存储芯片：
（1）位扩展
（2）字数（编址空间）扩展
3.总线：
地址总线AB:
高位（或较高位）地址译码产生若干不同片选信号选
择芯片；低位地址线直接送往各芯片，以选择片内的某个单元；
控制总线中的R/W总线（仅一条）：
分别与每一组芯片连接，控制信
息的传输方向（CPUM或MCPU
数据总线DB分别与系统总线、每一组芯片连接，实现存储器与CPU
之间信息的传输；
二、基本概念
1.三级存储体系结构：
分为“高速缓冲存储器-主存-外存”三个层
次，每层作用；
2.存储器分类：
磁芯存储器半导体存储器、磁表面存储器、光盘存
储器
3.存取方式
（1）随机存取存储器（RAM：
（2）只读存储器（ROM
（3）顺序存取存储器（SAM
（4）直接存取存储器（DAM
4.半导体存储器是构成主存的单元。
ECL"
双极型J特点：
存取速度非常快，功耗大，集很低，如cache
TTL
半导体SSARM「：
特点：
速度快，功耗较低，集成度较高
存储器分类-MOS型玄
DRAM:
特点：
速度较快，功耗很低，集成度很高
（1）静态存储器：
是依靠双稳态触发器的两个稳定状态保存信息。
（2）动态存储器：
是依靠电容上的存储电荷暂存信息。
5.刷新、重写（再生）
6.「集中刷新
刷新周期的方式4分散刷新
-异步刷新
最大刷新周期2m§刷新周期：
2ms/行数
第四章存储系统（复习）
一、本章的重点：
主存的逻辑设计
1.总容量：
即字数X位数
2.需要确定可供选用的存储芯片，即什么类型、型号的存储芯片：
（1）位扩展
（2）字数（编址空间）扩展
3.总线：
地址总线AB:
高位（或较高位）地址译码产生若干不同片选信号选
择芯片；低位地址线直接送往各芯片，以选择片内的某个单元；
控制总线中的R/W总线（仅一条）：
分别与每一组芯片连接，控制信
息的传输方向（CPUM或MCPU
数据总线DB分别与系统总线、每一组芯片连接，实现存储器与CPU
之间信息的传输；
二、基本概念
1.三级存储体系结构：
分为“高速缓冲存储器-主存-外存”三个层
次，每层作用；
2.存储器分类：
磁芯存储器半导体存储器、磁表面存储器、光盘存储器
3.存取方式
（1）随机存取存储器（RAM：
（2）只读存储器（ROM
（3）顺序存取存储器（SAM
（4）直接存取存储器（DAM
4.半导体存储器是构成主存的单元。
ECL厂
双极型/特点：
存取速度非常快，功耗大，集很低，如cache
TTL
半导体，SARM「：
特点：
速度快，功耗较低，集成度较高
存储器分类[MOS型Y
DRAM[:
特点:
速度较快,功耗很低,集成度很高
（1）静态存储器：
是依靠双稳态触发器的两个稳定状态保存信息。
（2）动态存储器：
是依靠电容上的存储电荷暂存信息。
5.刷新、重写（再生）
6.r集中刷新
刷新周期的方式<分散刷新
j异步刷新
最大刷新周期2m§刷新周期：
2ms/行数
第五章输入/输出系统（复习）
一、中断控制方式与接口（本章重点）
1.中断控制方式的定义、实质、特点、响应时机；
2.中断向量、中断向量表、向量地址；向量中断方式、非向量中断方式；
3.中断响应：
IT周期的流程；
4.中断处理：
单级中断、多重中断；
5.中断接口的组成及每部分的功能。
二、基本概念
1.主机与外设的连接方式有哪几种，各有什么特点？
2.总线的定义，总线的分类方式？
3.接口的定义，功能，分类方式？
4.直接程序传送方式的定义，特点？
5.DMA方式的定义、实质、特点、响应时机；
6.DMA的初始化有那几个阶段？
第六章输入/输出设备及接口（复习）
6.3显示设备及接口
1.VRAM（独立显卡）：
显示内容+属性内容
1.字符显不■方式（黑白显不■器）
（1）VRAM存放信息：
字符的ASCII编码；
（2）VRAM的容量（基本显示内容）：
行X列，如：
分辨率25行X
80列;
2.图形显示方式（彩色显示器）
（1）VRAM存放信息：
图形的像素；
（2）VRAM的容量（基本显示内容）：
（点X线）/8,如：
分辨率
1024线X768点；
2.字符点阵图形：
字符发生器ROM的容量
（1）行容量=1B（5点V行容量＜8点）
=2B（9点V行容量＜16点）
（2）字符发生器ROM的容量=行容量x行数
3.访问字符发生器ROM中的字符点阵方式
高位地址编码访问RO咖的某一个字符点阵，低位地址编码访问该字符点阵的某一行点阵代码。
4.在屏幕上如何显示一排字符行
采用对一排的所有字符的点阵进行逐行依次扫描。
例如，某字符行欲显示的字符是ABC……T,当电子束扫描该字符行第一条光栅时，显示电路根据各字符编码依次从字符发生器取出A、B、C、……、T各个字符的第一行点阵代码，并在字符行第一条扫描线位置上显示出这些字符的第一行点阵；然后再扫描下一条光栅，依次取出该排各个字符的第二行代码，并在屏幕上扫出它们的第二行点阵。
3.同步控制
不论字符显示还是图形显示，都要求行、场扫描和视频信号的发送在时间上要完全同步，即当电子束扫描到某字符或某像点的位置时，相应的视频信号必须同时输出。
为此，在CRT显示器中设置了几个计数器，对显示器的主频脉冲进行分频，产生各种时序信号来控制对VRAM的访问、对CRT的水平扫描和垂直扫描，以及视频信号的产生等。
字符方式和图形方式下对计数器的设置是有区别的。
1.字符显示的同步控制
四级：
点计数、字符计数、线计数、行计数；
（1）点计数：
字符区内的横向点数（即每个字符点阵横向点+间
隔点）：
1;
对一个字符的一行点计数。
一次点计数循环访问一次VRAMROM
（2）字符计数：
每行显示的字符数个数：
1;
对一帧的字符列计数；一次字符计数循环发一次水平同步信号；字符计数值提供VRAhMJ地址（低地址）。
（3）线计数：
字符区内的线数（即每个字符点阵线数+间隔点）：
1;
对一行字符的扫描线计数；线计数值提供ROM氐位地址。
（4）行计数：
每帧显示的字符行数：
1.
一次行计数循环发一次垂直同步信号。
行计数值提供VRA席地址（高地址）。
升级会员 