磁脉冲波形发生器.docx

磁脉冲波形发生器.docx

《磁脉冲波形发生器.docx》由会员分享，可在线阅读，更多相关《磁脉冲波形发生器.docx（22页珍藏版）》请在冰点文库上搜索。

磁脉冲波形发生器

xxxxxxxxxx大学

课程设计报告

课程设计名称：

计算机组成原理课程设计

课程设计题目：

磁记录波形发生器的设计

院（系）：

专业：

班级：

学号：

姓名：

指导教师：

完成日期：

目录

第1章总体设计方案1

1.1设计原理1

1.2设计思路2

1.3设计环境3

第2章详细设计方案4

2.1顶层方案图的设计与实现4

2.1.1创建顶层图形设计文件4

2.1.2器件的选择与引脚锁定5

2.2底层各功能模块的设计和实现5

2.2.1不归零制（NRZ）的设计5

2.2.2见“1”就翻不归零制（NRZ1）的设计6

2.2.3调相制（PM）的设计7

2.2.4调频制（FM）的设计9

2.2.5改进型调频制（MFM）的设计10

2.3仿真调试11

2.3.1建立仿真波形文件及仿真信号选择及结果分析11

2.3.2编译、综合、适配11

第3章编程下载与硬件测试12

3.1编程下载12

3.2硬件测试及结果分析12

参考文献14

附录（电路原理图）15

第1章总体设计方案

1.1设计原理

为了提高磁表面储存器的性能，扩大储存容量，加快存取速度，不仅要了解磁记录的物理过程和记录介质与磁头的性能，而且要研究磁记录方式对提高记

密度和可靠性的影响。

磁记录方式是一种编码方法，指的是按照某种规律将一连串二进制数字信息变换成存储介质磁层的相应磁化翻转形式，并经读写控制电路实现这种转换规律。

磁记录方式的写入电流波形可分为归零制（RZ）、不归零制（NRZ）、见“1”就翻不归零制（NRZ1）、调相制（PM）、调频制（FM）、改进调频制（MFM）。

本次课程设计要设计的是后五种。

图1.1给出了这五种磁记录方式的波形图（写入电流和磁化强度）。

图1.1磁记录方式波形图

（1）不归零制（NRZ）

这种波形的特点是输入数据序列中由“1”变为“0”时和由“0”变为“1”时波形在位周期的起始处发生翻转。

（2）见“1”就翻不归零制（NRZ1）

这种磁记录方式波形的特点是当记录“1”时在位周期的中心发生翻转，当记录“0”时波形不发生变化。

（3）调相制（PM）

调相制又成为相位编码，它是利用两个相位相差180度的磁化翻转方向代表“0”和“1”。

其波形特点是记录数据“0”时磁化翻转方向由负变为正，记录数据“1”时从正变为负，当连续出现两个或两个以上“1”或“0”时在位周期的起始处也要翻转一次。

（4）调频制（FM）

调频制的记录波形特点是，记录“1”时，不仅在位周期的中心产生磁化翻转，而且在位与位之间也必须翻转。

记录“0”时，位周期中心不翻转，但位与位之间要翻转一次。

（5）改进调频制（MFM）

这种记录方式的波形特点是，记录数据“1”时在位周期中心翻转一次，记录“0”时不翻转。

当连续记录两个或两个以上“0”时，在位周期的起始位置翻转一次。

1.2设计思路

（1）磁记录波形发生器设计成由五部分组成。

每一部分分别完成一个波型的产生。

可以采用原理图设计输入方式，可用触发器、逻辑门电路和计数器构成。

采用串行输入的方式输入数据。

触发器实现翻转，由计数器控制翻转位置是在位中心还是在位间。

（2）因为这几种波形有的在位中心进行翻转，有的则在位间。

所以将主脉冲作为计数器的计数脉冲，当Q0的输出为“1”时，表示当前脉冲为位间沿；输出“0”就是位中心上升沿。

（3）在生成PM波形和MFM波形时，需要判断输入序列中是否有连续的“1”或“0”，因此需要设计比较电路。

用两个D触发器，两个D触发器接不同的脉冲，用一个D触发器记录前一个的信号状态，然后与第二个信号状态相比较，产生结果。

（4）波形翻转由T触发器实现即可。

1.3设计环境

·硬件环境：

伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机；

XCV200实验板：

在COP2000实验仪中的FPGA实验板主要用于设计性实验和课程设计实验，它的核心器件是20万门XCV200的FPGA芯片。

用FPGA实验板可设计8位16位和32位模型机。

U3IDT71V016SA是64Kx16位存储器能保存大容量的程序。

C0-C5D0-D5是12个7段数码管用于显示模型机内部的寄存器总线数值。

A0-A7、B0-B7是16个LED发光二极管用于显示模型机内部的状态例如进位标志零标志中断申请标志等等。

K0（0-7）-K4（0-7）是四十个开关用于输入外部信号。

·EDA环境：

XilinxFoundationF3.1设计软件

XilinxFoundationF3.1：

是Xilinx公司的可编程器件开发工具，该平台功能强大，主要用于百万逻辑门设计。

该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。

设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。

气功能是：

接收各种图形或文字的设计输入，并最终生成网络表文件。

设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。

设计实现工具用于将网络表转化为配置比特流，并下载到器件。

时设计验证工具包括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结果进行检验，并详尽分析各个时序限制的满足情况。

第2章详细设计方案

2.1顶层方案图的设计与实现

磁记录波形发生器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。

在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。

2.1.1创建顶层图形设计文件

图2.1顶层设计原理图

顶层图形文件主要由触发器、计数器和逻辑门构成，由NRZ、NRZ1、PM、FM、MFM五个模块组装而成的一个设计实体。

可利用XilinxFoundationF3.1ECS模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。

2.1.2器件的选择与引脚锁定

（1）器件的选择

由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为XlinxXCV200可编程逻辑芯片。

（2）引脚锁定

把顶层图形文件中的输入/输出信号安排到XlinxXCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及XlinxXCV200芯片引脚对应关系如表2.1所示。

表2.1信号和芯片引脚对应关系

磁记录波形发生器内部信号

图形文件中的输入/输出信号

XCV200芯片引脚

CLR

CLR

033

CLK

CLK

213

DATA

DATA

034

NRZ

NRZ

078

NRZ1

NRZ1

093

PM

PM

099

FM

FM

107

MFM

MFM

108

2.2底层各功能模块的设计和实现

2.2.1不归零制（NRZ）的设计

NRZ波形和数据序列的波形是一样的，所以只需一个D触发器就可实现。

触发器的D端直接接数据序列，脉冲端接电路的主脉冲。

具体电路如图2.2.2。

图2.2.1NRZ芯片图形符号

图2.2.2NRZ波形生成电路图

图2.2.3NRZ波形仿真波形图

2.2.2见“1”就翻不归零制（NRZ1）的设计

NRZ1的波形特点是遇到“1”时在位周期的中心翻转，在位间不发生变化。

T触发器的特点是当输入为“1”时输出波形可发生翻转。

所以，可将数据端和计数器的Q0端相与之后接到T触发器的T输入端。

具体电路如图2.3.2。

图2.3.1NRZ1芯片图形符号

图2.3.2NRZ1波形生成电路

图2.3.3NRZ1波形仿真波形图

2.2.3调相制（PM）的设计

根据PM波形的特点，在每个位周期的中心都要翻转，当遇到连续的“1”或者连续的“0”时，在位周期的起始处翻转。

在这一部分的设计中，关键在如何判断输入序列中有连续的“1”或“0”。

具体设计思路是，对当前位周期内的数据状态和前一个位周期内的数据状态进行比较。

采用两个D触发器，接不同的脉冲，就可以把上一个状态储存起来。

然后用一个同或门比较前后两个状态是否相同。

由于波形在位中心和位起始处都有翻转，所以用一个或门接到T触发器的T端。

或门的一端接计数器的Q0，表示在每个位中心翻转；或门的另一端，则是接上面的同或门的输出和Q0取非输出相与之后的结果，表示遇到连续的“1”或“0”时在位起始处翻转。

具体电路如图2.4.2。

图2.4.1PM芯片图形符号

图2.4.2PM波形生成电路图

图2.4.3PM波形仿真波形图

2.2.4调频制（FM）的设计

当输入数据是“0”时，在一位信息的记录期间内电流不变；当输入数据为“1”时才在位中心翻转。

同生成PM波形电路类似，用一个或门接到T触发器的C端。

或门的一端接Q0的非，表示当输入数据为“0”时电流不变，另一端接数据端和CLK相与后的结果，表示当输入数据为“1”时在位中心翻转一次。

具体电路如图2.5.2。

图2.5.1FM芯片图形符号

图2.5.2FM波形生成电路

图2.5.3FM波形仿真波形图

2.2.5改进型调频制（MFM）的设计

在判断数据序列中是否有连续的“0”时，可以直接运用PM波形生成电路中的前后状态比较电路，只是把同或门改成或非门就可以了。

同前面的电路类似，用一个或门接到T触发器的T端。

或门的一端接数据端Q0相与后的结果，表示当输入数据为“1”时在位中心翻转一次；另一端接上面的或非门的输出和Q0取非输出相与之后的结果，表示遇到连续的“0”时在位起始处翻转。

具体电路如图2.6.2。

图2.6.1MFM芯片图形符号

图2.6.2MFM波形生成电路

图2.6.3MFM波形仿真波形图

2.3仿真调试

仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。

2.3.1建立仿真波形文件及仿真信号选择及结果分析

仿真结果如图2.7。

通过对仿真波形结果分析，五种磁记录方式波形图都符合设计要求，从而证明电路图的设计也是正确的。

图2.7磁记录波形发生器功能仿真波形图

2.3.2编译、综合、适配

利用XilinxISE编译器对顶层图形文件进行编译、综合、优化、逻辑分割、适配和布线，生成可供时序仿真的文件和器件下载编程文件。

第3章编程下载与硬件测试

3.1编程下载

利用XilinxISE的编程下载功能，将得到的*.bin文件下载到XCV200实验板的XCV200可编程逻辑芯片中。

3.2硬件测试及结果分析

利用XCV200实验板进行硬件功能测试。

磁记录波形发生器输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。

表3.1XCV200实验板信号对应关系

XCV200芯片引脚信号

XCV200实验板

CLE

K0：

3

CLK

CLOCK脉冲信号

DATA

K0：

2

NRZ

A7

NRZ1

A6

PM

A5

FM

A4

MFM

A3

利用表3.1中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K1、K2输入数据，脉冲端CLOCK输入脉冲同时观察LED1、LED2、LED3、LED4、LED5的输出，得到如表3.2所示的硬件测试结果。

表3.2硬件测试结果

输入信号

输出信号

CLR

CLK

DATA

NRZ

NRZ1

PM

FM

MFM

0

1

0

0

0

1

0

0

0

1

1

1

1

0

0

1

0

1

1

1

0

0

0

0

0

1

1

1

1

0

0

1

0

1

0

0

1

1

1

1

0

1

0

0

1

1

0

0

0

1

0

0

1

1

1

1

0

1

1

1

0

0

1

0

0

1

0

0

0

1

0

0

注:

CLK上升沿有效，由于PM,，FM，MFM存在位间取反的情况，在有位间取反时上表中得数据取得是后半位周期的高低电平。

对表3.2与表1.1的内容进行对比，可以看出硬件测试结果是正确的，说明电路设计完全正确。

另参照附录中硬件下载截图。

参考文献

[1]姜雪松.可编程逻辑器件和EAD设计技术[M].北京：

机械工业出版社，2005

[2]范延滨.微型计算机系统原理、接口与EDA设计技术[M].北京：

北京邮电大学出版社，2006

[3]王冠.VerilogHDL与数字电路设计[M].北京：

机械工业出版社，2005

[4]江国强.EAD技术习题与实验[M].北京：

电子工业出版社，2005

[5]王爱英.计算机组成与结构（第4版）[M].北京：

清华大学出版社，2006

[6]柳春风.电子设计自动化（EAD）教程[M].北京：

北京理工大学大学出版社，2005

[7]杜建国.VerilogHDL硬件描述语言[M].北京：

国防工业出版社，2004

[8]（美）西里提.张雅绮等译.VerilogHDL高级数字设计[M].北京：

电子工业出版社，2005

[9]曹昕燕.EDA技术实验与课程设计［M］.北京：

清华大学出版社，2006

附录（电路原理图）

1.电路原理图

图4.1总电路设计

图4.2FM部分设计

图4.3PM部分设计

图4.4MFM部分设计

图4.5NRZ部分设计

图4.6NRZ1部分设计

2.硬件下载截图（部分）

图4.7五种波形硬件检测结果

（1）

图4.8五种波形硬件检测结果

（2）

图4.9五种波形硬件检测结果（3）

课程设计总结：

主要从以下几方面总结：

1．设计过程中出现的问题及采用的解决方法：

当设计PM和MPM时由于需要在连续的信号上做判断，判断是否为连续的数字。

在查询资料未果后询问过老师后知道了需要使用两个D触发器来实现此功能。

经过上机实验证明此法可行。

2．设计达到的目的：

通过本次对磁记录波形发生器设计，对硬件设计的整体思路做到了解，对简单电路的设计做到掌握，能够运用Xilinxfoundationf3.1设计软件完成电路的设计、仿真，实现了将输入数据分别变换成NRZ、NRZ1、PM、FM、MFM五种方式的记录波形。

并且初步了解了Verilog语言。

3．感受：

通过本次课程设计，使我认识到硬件设计和熟练应用软件进行设计的重要性。

并利用所学知识分析问题解决问题，课本所讲知识与实践相结合，实际动手能力得到了提高综合以前在数字逻辑和计算机组成原理中学到的知识，大大提高了独立思考的能力。

指导教师评语：

指导教师（签字）：

　　　　　　年月日

课程设计成绩