赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx

上传人:wj 文档编号:16006021 上传时间:2023-07-09 格式:PPTX 页数:102 大小:5.86MB
下载 相关 举报
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第1页
第1页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第2页
第2页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第3页
第3页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第4页
第4页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第5页
第5页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第6页
第6页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第7页
第7页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第8页
第8页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第9页
第9页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第10页
第10页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第11页
第11页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第12页
第12页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第13页
第13页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第14页
第14页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第15页
第15页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第16页
第16页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第17页
第17页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第18页
第18页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第19页
第19页 / 共102页
赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx_第20页
第20页 / 共102页
亲,该文档总共102页,到这儿已超出免费预览范围,如果喜欢就下载吧!
下载资源
资源描述

赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx

《赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx》由会员分享,可在线阅读,更多相关《赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx(102页珍藏版)》请在冰点文库上搜索。

赵宏伟《嵌入式系统设计》第5章(0-1节)嵌入式内部可编程模块 2016jm.pptx

,第5章嵌入式内部可编程模块,存储控制模块GPIO中断系统DMA定时部件UARTADC及触摸屏接口,1,典型ARM处理器,1,S3C44B0简介,S3C44B0是三星公司基于ARM7TDMI的嵌入式处理器,用于手持设备和一般的低功耗应用。

S3C44B0的主要技术特征:

ARM7TMDMI核大小端模式控制中断控制器电源和时钟管理PWM定时器实时钟GPIO端口DMA控制器ADCLCD控制器I2CI2SSIO(14)额定参数(内核:

2.5V,IO:

3.3V,75MHz),1,S3C44B0X体系结构,1,10,9,7,6,5,4,3,2,16,15,14,13,12,11,1718,1,S3C44B0X封装形式,S3C44B0X的外部引脚采用两种封装形式,一种是160个引脚的LQFP封装,另一种是160脚的FBGA封装。

1,ARM9微处理器芯片,ARM微处理器有十几种内核结构,还有多种多样的内部功能配置组合,所以在设计一个系统时选择最合适的ARM芯片是非常重要的。

一些主流的ARM9处理器芯片如:

飞思卡尔:

MC9328MX21Atmel公司:

AT91SAM9263三星:

S3C2440A意法半导体:

STR91x恩智浦半导体:

LPC2000系列,1,飞思卡尔公司的MC9328MX21,美国飞思卡尔公司采用ARM内核的微处理器命名为i.MX系列,该系列主要包含以下子系列:

i.MXS,i.MXL,i.MX1,i.MX21,i.MX27,i.MX31,i.MX35,MX37、.MX51该系列微处理器主要应用于智能手机、便携式多媒体播放器、便携式导航设备、视频监控、销售终端机系统和条码扫描仪等消费类、工业、健康等领域的产品。

最大内核工作时钟可达266MHz集成了NANDFlash控制器接口,可以选用廉价的NANDFlash器件作为系统的非易失存储器,1,1,Atmel公司的AT91SAM9263,1,意法半导体公司的STR91x,意法半导体有限公司(STMicroelectronics)是全球最大的半导体公司之一。

采用ARM内核微处理器包括三个系列:

Cortex-M3内核的STM32系列、ARM7TDMI内核的STR7系列、ARM966E-S内核的STR9系列。

STM32系列产品具有业界最优的功耗水平。

STR7系列产品适合嵌入式控制应用,如工业控制、工厂自动化、销售终端设备、医疗和测试设备以及电信和消费电子应用等。

STR9系列加入了联网功能,使实现各种要求苛刻的应用变得更加简单和廉价。

S3C2440简介,S3C2440是三星公司的16/32位精简指令集(RISC)微处理器,为面向手持设备和普通应用提供了低功耗和高性能的小型芯片微控制器的解决方案。

S3C2440基于ARM920T核心,采用0.13m的CMOS标准宏单元和存储器单元,具有低功耗、简单、精致、且全静态设计等特点,特别适合于对成本和功率敏感型的应用。

S2C2440采用了新的总线架构如先进微控制总线构架(AMBA)。

ARM920T实现了MMU,AMBA总线和哈佛结构高速缓冲体系结构,这一结构具有独立的16KB指令高速缓存和16KB数据高速缓存,每个都是由具有8字长的行(line)组成。

为了降低整体系统成本,S3C2440A提供了丰富的内部设备。

1,ARM920内核,1,7,6,5,4,3,8,指令MMU,外部接口,ARM9TDMI处理器核心(包含ICE),C13,数据MMU,C13,数据缓存,(16KB),写回PATagRAM,写缓冲器,AMBA总线I/F,2CP15,JTAG,IPA31:

0,ID31:

0,DD31:

0,DPA31:

0,WBPA31:

0,DVA31:

0,DV2A31:

0,ARM920T,指令缓存(16KB),IVA31:

0,1,S3C2440体系结构,AMBA(AdvancedMicrocontrollerBusArchitecture)标准定义了三组总线:

AHB(AMBA高性能总线)、ASB(AMBA系统总线)、和APB(AMBA外设总线)。

1,S3C2440集成的片上功能,1.2V内核供电,1.8V/2.5V/3.3V存储器供电,3.3V外部I/O供电,具备16KB的指令缓存和16KB的数据缓存和MMU的微处理器;外部存储控制器(SDRAM控制和片选逻辑);LCD控制器(最大支持4K色STN和256K色TFT)提供1通道LCD专用DMA;4通道DMA并有外部请求引脚;3通道UART(IrDA1.0,64B发送FIFO和64B接收FIFO);2通道SPI;1通道IIC总线接口(支持多主机);1通道IIS总线音频编码器接口;AC97编解码器接口;兼容SD主接口协议1.0版和MMC卡协议2.11兼容版;2通道USB主机/1通道USB设备(1.1版);4通道PWM定时器和1通道内部定时器/看门狗定时器;8通道10位ADC和触摸屏接口;具有日历功能的RTC;摄像头接口(最大支持40964096像素输入;20482048像素输入支持缩放);130个通用I/O口和24通道外部中断源;具有普通、慢速、空闲和掉电模式;具有PLL片上时钟发生器。

1,S3C2440特性1,1)体系结构手持设备的完整系统和普通嵌入式应用;16/32位RISC体系架构和ARM920TCPU核心的强大的指令集;增强型ARM架构MMU以支持WinCE、EPOC32和Linux操作系统;指令高速缓存、数据高速缓存、写缓冲和物理地址TAGRAM以减少执行主存储器带宽和延迟性能的影响;ARM920TCPU核支持ARM调试架构;内部先进微控制器总线架构(AMBA)(AMBA2.0,AHB/APB)。

1,S3C2440特性2,2)系统管理支持大/小端;地址空间:

每Bank有128MB(总共1GB);支持可编程的每Bank8/16/32位数据总线宽度;BANK0到BANK6固定Bank的起始地址;BANK7具有可编程Bank起始地址和大小;8个存储器Bank:

6个存储器Bank为ROM、SRAM,其他两个存储器Bank为ROM/SRAM/SDRAM;所有存储器具备完整可编程访问周期;支持外部等待信号来扩展总线周期;支持SDRAM掉电时自刷新模式;支持从各种类型ROM启动(NOR/NANDFlash,EEPROM或其他)。

1,S3C2440特性3,3)NANDFlash启动引导(Bootloader)支持从NANDFlash启动;4KB的启动内部缓冲区;支持启动后NANDFlash作为存储器;支持先进NANDFlash。

4)高速缓存存储器64路指令缓存(16KB)和数据缓存(16KB)的组相联高速缓存;每行8字长度,其中含一个有效位和两个dirty位;伪随机或循环robin置换算法;执行直写或回写高速缓存刷新主存储器;写缓冲区可以保存16字的数据和4个地址。

1,S3C2440特性4,5)时钟和电源管理片上MPLL和UPLL:

UPLL产生时钟运作USB主机/设备MPLL产生时钟运作1.3V下最高400MHz的MCU;用软件可以有选择的提供时钟给各功能模块;电源模式:

普通、慢速、空闲和睡眠模式;,1,普通模式:

正常运行模式;慢速模式:

无PLL的低频率时钟;空闲模式:

只停止CPU的时钟;睡眠模式:

关闭包括所有外设的核心电源;,EINT15:

0或RTC闹钟中断触发从睡眠模式中唤醒。

S3C2440特性5,6)中断控制器60个中断源(1个看门狗,5个定时器,9个UART,24个外部中断,4个DMA,2个RTC,2个ADC,1个IIC,2个SPI,1个SDI,2个USB,1个LCD,1个电池故障,1个NAND,2个摄像头,1个NandFlash,1个AC97);外部中断源中电平/边沿模式;可编程边沿和电平的极性;支持快速中断请求(FIQ)给非常紧急的中断请求。

7)脉宽调制(PWM)定时器4通道16位具有PWM功能的定时器,1通道16位基于DMA或基于中断运行的内部定时器;可编程的占空比、频率和极性;失效区发生器;支持外部时钟源。

1,S3C2440特性6,8)RCT(实时时钟)完整时钟特性:

毫秒、秒、分、时、星期、日、月和年;工作在32.768kHz时钟频率;闹钟中断;时钟节拍中断。

9)通用输入/输出端口24个外部中断端口;130个复用输入/输出端口。

10)DMA控制器4通道DMA控制器;支持存储器到存储器,IO到存储器,存储器到IO和IO到IO的传输;采用触发传输模式来提高传输速率。

1,S3C2440特性7,11)UART3通道基于DMA或基于中断运行的UART;支持5位、6位、7位、或8位串行数据发送/接收;支持UART运行在外部时钟(UEXTCLK);可编程波特率;支持IrDA1.0;测试用回环模式;每个通道都包含内部64位发送FIFO和64位接收FIFO。

12)A/D转换器和触屏接口8通道多路复用ADC;最高500kbit/s(转换周期20微秒)和10位分辨率;内置FET触屏接口。

1,S3C2440特性8,13)IIC总线接口1通道多主机IIC总线;串行、8位、双向数据传输,在标准模式下可达100kbit/s或快速模式下可达400kbit/s。

14)LCD控制器STNLCD显示特性支持3种类型STNLCD面板:

4位双扫描,4位单扫描和8位单扫描显示类型;支持单色模式,4阶灰度,16阶灰度,256色和4096色的STNLCD;支持多种屏幕尺寸,实际屏幕尺寸典型值为640480、320240、160160和其他。

最大帧缓冲区大小为4MB,256色模式下最大实际屏幕尺寸为40961024、20482048、10244096和其他。

1,S3C2440特性9,15)TFT(薄膜晶体管)彩色显示特性支持彩色TFT的1、2、4或8bpp(位/像素)调色显示;支持彩色TFT的16,24bpp非调色真彩显示;支持在24bpp模式下最大16M色的TFT;内嵌LPC3600时序控制器,支持LTS350Q1-PD1/2(三星3.5寸竖屏/256K色/反光型a-SiTFTLCD);内嵌LCC3600时序控制器,支持LTS350Q1-PE1/2(三星3.5寸竖屏/256K色/半透型a-SiTFTLCD);支持多种屏幕尺寸,实际屏幕尺寸典型值为640480,320240,160160和其他,最大帧缓冲区大小为4MB,64K色模式下最大实际屏幕尺寸为20481024和其他。

1,S3C2440特性10,16)看门狗定时器16位看门狗定时器;中断请求或系统复位超时。

17)IIS总线接口1通道IIS总线,运行在基于DMA音频接口;串行,8/16位每通道数据传输;发送/接收具备128B(64B+64B)FIFO;支持IIS格式和MSB-justified数据格式AC97音频编/解码器接口;支持16位采样;1通道立体声PCM输入,1通道立体声PCM输出和1通道MIC输入。

1,S3C2440特性11,18)USB主机(Host)2个USB主机端口;遵从OHCIRev.1.0;兼容USB规格1.1版本。

19)USB设备(Device)1个USB设备端口;5个USB设备端点;兼容USB规格1.1版本。

1,S3C2440特性12,20)SD主机接口正常、中断和DMA数据传输模式(可按字节,半字,字传输);支持DMAburst4访问(只支持字传输);兼容SD记忆卡协议1.0版本;兼容SDIO卡协议1.0版本;发送/接收具备64B的FIFO;兼容MMC卡协议2.11版本。

21)SPI接口兼容2通道SPI接口协议2.11版本;发送/接收具备2个8位移位寄存器;基于DMA或基于中断运行。

1,S3C2440特性13,22)摄像头接口支持ITU-RBT601/6568位模式;发送/接收具备2个8位移位寄存器;基于DMA或基于中断运行;DZI(数字放大)能力;可编程视频同步信号极性;最大支持40964096像素输入(20482048像素输入时支持缩放);图像镜像和旋转(X轴镜像,Y轴镜像和180旋转);格式化摄像头输出(RGB16/24位和YCbCr4:

2:

0/4:

2:

2格式)。

1,S3C2440特性14,23)工作电压范围核心电压:

300MHz下1.20V;400MHz下1.30V;存储器电压:

1.8V/2.5V/3.0V/3.3V;I/O口电压:

3.3V。

24)工作频率Fclk最高400MHz;Hclk最高136MHz;Pclk最高68MHz。

25)封装封装形式为289-FBGA。

1,S3C2440的封装(289FBGA),1,总线控制器引脚描述,1,存储器引脚描述,SDRAM、SRAM引脚,NandFlash引脚,1,LCD控制引脚描述,1,摄像头、中断、DMA引脚描述,摄像头引脚,中断控制引脚,DMA引脚,1,UART、ADC、IIC引脚描述,UART引脚,ADC引脚,IIC总线引脚,1,IIS、AC97引脚描述,IIS总线引脚,AC97引脚,1,触摸屏、USB引脚描述,触摸屏引脚,USB主机引脚,USB设备引脚,1,SPI、SD、GPIO引脚描述,SPI引脚,SD引脚,GPIO引脚,1,定时器、JTAG测试引脚描述,定时器引脚,JTAG测试引脚,1,zhaoh,复位、时钟引脚描述,1,电源引脚描述,1,S3C2440,SD/MMC,AudioCodec,StereoSpeaker,HeadSet,Mic,MainTFTLCD&TSP,MainCharger,USBCharger,5VDC,5VUSB,PMIC,SystemPower,Li-Ion,GPS,Debug,BT,2MPixCIS,UART0,UART1,UART2,USBHost1.1,USBDevice1.1,IISI/F,IICI/F,TFT/CSTNLCDC+SPI(GPIO)+TSADC,CAMI/F,CTS/RTS,SD/SDIO,SMC,DRAMC,NANDFlashIF,SDRAM/mDDR,SRAM/ROM/NORFlash/OneNAND/OneDRAM,NAND,SPI,1GbitX6banks(x8/x16/x32),TV-out,Control,Data,1GbitX2banks(x16/x32),BT601/6568-bit,TDMB/WLAN,Note)UARTmaxbaudrate,:

1Mbps,1/2/4/8/16bppUptoQVGA,RGBI/F,S3C2413only,TV,ARM920T300/400Mhz16K/16KIDCache,GPIO,KeyMatrix,S3C2440的应用模式,1,5.1存储控制模块,嵌入式系统中,存储系统差别很大,可包含多种类型的存储器件,如FLASH、SRAM、SDRAM、ROM等,不同类型的存储器件的速度和宽度等各不相同。

在访问存储单元时,可能采取平板式的地址映射机制对其进行读写,或需要使用虚拟地址对其进行读写。

系统中,需引入存储保护机制,增强系统的安全性。

为适应如此复杂的存储体系要求,ARM处理器中引入了存储管理单元(MMU)来管理存储系统。

1,5.1.1存储器控制器,S3C2440A片内集成了存储器控制器,提供了访问存储器所需的全部控制信号。

1.外部存储空间特点外部存储空间:

1GB。

存储块(Bank):

8个,每块128MB。

引脚nGCS70是通用片选信号,用于选择Bank70。

存储模式:

小端模式、大端模式(通过软件选择)。

数据位宽:

Bank0:

16/32位,其它Bank:

8/16/32位。

Bank0-5:

可接ROM、SRAM。

Bank6-7:

可接ROM、SRAM、SDRAM。

Bank0-6的起始地址是固定的,BANK7的起始地址是可调整的。

Bank6-7的寻址范围可通过编程调整。

1,内存类型,ROM:

Read-OnlyMemory,只读存储器,包括EEPROM、Flash。

SRAM:

StaticRAM,静态随机存储器。

SDRAM:

SynchronousDynamicRandomAccessMemory,同步动态随机存储器,同步是指存储器工作需要同步时钟,第四代SDRAM是DDR3SDRAM。

SIMM:

SingleIn-lineMemoryModule,单列内存模组。

内存模组就是内存条,单列是指模组电路板与主板插槽的接口只有一列引脚。

DIMM:

DoubleIn-lineMemoryModule,双列内存模组,常见的模组类型,双列是指模组电路板与主板插槽的接口有两列引脚。

RIMM:

registeredDIMM,带寄存器的双线内存模块。

SO-DIMM:

SmallOutlineDIMM,小外形双列内存模组,笔记本常用。

Flash:

FlashEEPROMMemory,闪存,本质上属于EEPROM类型,分为NORflash和NANDflash二种。

NORFlash:

操作以“字”为基本单位,带有SRAM接口,容量较小,价格高,可靠性高。

程序可在芯片内执行(XIP,eXecuteInPlace),故可以直接用做boot。

NANDFlash:

操作以“块”为基本单位,使用I/O口串行存取数据,容量较大,改写速度快,存在坏区,使用错误更正算法ECC确保数据完整性,不能XIP(片上运行),因此不能直接作为boot。

1,S3C2440复位后存储器映射,Bank0,Bank7,Bank6,Bank5,Bank4,Bank3,Bank2,Bank1,其他3G内存容量由S3C2440内部使用,1G,4G,Bank7起始地址可调整,寻址范围可编程调整,Bank0启动bootloader,steppingstone(垫脚石),1,引脚OM1:

0设置,Bank0:

数据总线宽度应设定为16位或32位中的一种。

BANK0数据宽度选择,由引脚OM1:

0的电平决定。

其他存储块的数据宽度在总线宽度/等待控制寄存器中设置。

OM1:

0:

选择工作模式、数据宽度。

NANDFlash模式:

支持读/擦除/编程NANDFlash存储器。

NANDFlash启动以后,4KB数据被传送到Steppingstone中。

传送完毕后,启动代码在Steppingstone中执行。

1,Bank6和Bank7地址及容量大小,Bank6和Bank7可以外接SDRAM类型的存储器,它们的块容量可改变,且Bank7的起始地址也可改变。

1,S3C2440存储器地址线连接,由于数据总线的宽度可以设置位8/16/32位中的一种,因此S3C2440的地址总线与存储块地址线的连接有3种不同的方法,如表所示。

当数据总线为8位时,S3C2440地址总线A0与存储块A0连接,地址总线A1连接。

当数据总线为16位或32位时,地址总线A0不用,地址总线A1与存储块地址线A0连接,地址总线A2与存储块A1连接,依此类推。

1,ARM与8bitROM接口,1个8bit的ROM芯片组成8位存储器的ARM接口。

1,ARM与8bitROM2接口,2个8bit的ROM芯片组成16位存储器的ARM接口。

1,ARM与8bitROM4接口,4个8bit的ROM芯片组成32位存储器的ARM接口。

1,ARM与16bitROM接口,1个16bit的ROM芯片组成16位存储器的ARM接口。

1,ARM与16bitSRAM接口,1个16bit的SRAM芯片组成16位存储器的ARM接口。

1,ARM与16bitSRAM2接口,2个16bit的SRAM芯片组成32位存储器的ARM接口。

1,2.存储器控制器特殊功能寄存器(SFR),内存控制器为访问外部存储空间提供存储器控制信号,S3C2440存储器控制器共有13个寄存器。

(1)总线宽度和WAIT控制寄存器BWSCON,BWSCON功能:

设定Bank70的数据宽度及WAIT使能。

地址=0x48000000,复位值=0x000000,可读,可写。

UB访问高8位,LB访问低8位。

nBE与nWBE共用引脚,nBE是nWBE和nOE的“与”信号。

Bank7,Bank6,1,BWSCON寄存器定义1,Bank5,Bank4,Bank3,1,BWSCON寄存器定义2,Bank2,Bank1,1,

(2)存储块控制寄存器BANKCONn,每个存储块对应一个控制寄存器,即BANK控制寄存器。

BANK05:

对应BANKCON0BANKCON5,其地址分别是0x48000004、0x48000008、0x4800000C、0x48000010、0x4800014、0x48000018。

复位后的初始值为0x0700。

BANKCON0BANKCON5功能:

定义BANK05的时序。

BANK67:

对应BANKCON6BANKCON7,地址分别是0x4800001C、0x48000020。

复位后的初始状态为0x18008。

BANKCON6BANKCON7功能:

定义BANK67的时序、存储类型。

1,BANKCON05控制寄存器1,1,BANKCON05控制寄存器2,1,BANKCON67控制寄存器,1,(3)刷新控制寄存器REFRESH,SDRAM类型存储器需要使用刷新控制器(REFRESH寄存器)。

其地址是0x48000024,复位后的值为0xAC00,此寄存器可读可写。

REFRESH寄存器功能:

设置刷新模式、刷新周期、刷新计数值。

1,REFRESH寄存器,1,CBR:

ConstantBitRate固定码率,(4)存储块大小控制寄存器BANKSIZE,BANKSIZE寄存器功能:

设置突发操作、省电模式、BANK6/BANK7的容量。

其地址是0x48000028,复位后的值为0x02,此寄存器可读可写。

1,(5)SDRAM模式寄存器MRSRBn,MRSRB6寄存器功能:

BANK6模式设置,设置写突发长度、突发类型、测试模式。

其地址是0x4800002C,此寄存器可读可写。

复位值不确定。

MRSRB7寄存器功能:

BANK7模式设置,设置写突发长度、突发类型、测试模式。

其地址是0x48000030,此寄存器可读可写。

复位值不确定。

MRSRB,1,5.1.2NandFlash控制器,目前,NorFlash价格较高,而SDRAM和NANDFlash存储器相对经济,这促使在NANDFlash上执行启动代码,在SDRAM上执行主程序。

1,NorFlash和NandFlash的区别,1,1.概述,S3C2440A的驱动代码可以在外部的NANDFlash存储器上被执行。

为了支持NANDFlash的bootloader,S3C2440A配备了一个内部的SRAM缓冲器名为“Steppingstone”。

启动时,外部的NANDFlash上的前4Kbyte将被装载到Steppingstone,且执行启动代码。

一般情况下,启动代码会拷贝NANDFlash上的内容到SDRAM。

使用硬件的ECC检查NANDFlash的数据。

在完成拷贝的基础上,主程序将在SDRAM上被执行。

1,NANDFlash控制器模块,SteppingStone缓冲器控制器,控制状态寄存器,FR/nBIO0-IO15,系统总线ASBAHB总线,特殊功能寄存器,SteppingStone内部缓冲器(4KB),nFCE:

NandFlash片选信号,输出。

低电平有效,开启芯片。

CLE:

命令输入允许信号,输出。

高电平有效,表明写入的是命令字。

ALE:

地址输入允许信号,输出。

高电平有效,表明写入的是地址。

nFRE:

NandFlash读允许信号,输出。

低电平有效,Flash会根据写入的命令和地址从

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 人文社科 > 法律资料

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2