西交《数字电子技术》在线作业40E67FAE.docx
《西交《数字电子技术》在线作业40E67FAE.docx》由会员分享，可在线阅读，更多相关《西交《数字电子技术》在线作业40E67FAE.docx（4页珍藏版）》请在冰点文库上搜索。
西交《数字电子技术》在线作业40E67FAE
西交《数字电子技术》在线作业
如要将一个最大幅度为5.V的模拟信号转换为数字信号，要求输入每变化20mV，输出信号的最低位（LSB）发生变化，应选用（）位ADC。
A:
6
B:
8
C:
10
D:
12
答案：
B
标准TTL门关门电平之值为（）。
A:
0.3V
B:
0.5V
C:
0.8V
D:
1.2V
答案：
C
格雷码与奇偶校验码又被称为（）。
A:
有权码
B:
符号码
C:
无权码
D:
可靠性代码
答案：
D
若将输入脉冲信号延迟一段时间后输出，应用（）电路。
A:
施密特触发器
B:
单稳态触发器
C:
多谐振荡器
D:
集成定时器
答案：
B
（195）H表示（）
A:
十六进制数
B:
十进制数
C:
八进制数
D:
二进制数
答案：
A
七段译码器74LS47的输入是4位（），输出是七段反码。
A:
二进制码
B:
七段码
C:
七段反码
D:
BCD码
答案：
D
HDPLD比较适合用在以（）的数字系统。
A:
复杂
B:
控制为主
C:
时序为主
D:
较简单
答案：
B
电源电压VDD为0V的CMOS集成模拟开关可接通幅度为（）的信号。
A:
－10～0V
B:
0～10V
C:
0～VDD/2
D:
＞10V
答案：
B
“与非”逻辑运算结果为“0”的条件是该与项的变量（）
A:
全部输入“1”
B:
全部输入“0”
C:
至少有一个输入“1”
D:
任一个输入“0”
答案：
A
译码器的任务是（）。
A:
将某种代码转换为电路的某种输出状态
B:
将电路的某种状态转换成相应的代码
C:
将十进制数转化为二进制数
D:
将二进制数转换为十进制数
答案：
A
用1M×4的DRAM芯片通过扩展可以获得4M×8的存储器
A:
位
B:
字
C:
复合
D:
位或字
答案：
C
下列电路中，属于时序逻辑电路的是（）。
A:
数据选择器
B:
编码器
C:
计数器
D:
比较器
答案：
C
在设计过程中，逻辑函数化简的目的是（）。
A:
获得最简与或表达式
B:
用最少的逻辑器件完成设计
C:
用最少的集电门完成设计
D:
获得最少的与项
答案：
B
升级会员 