欠阻尼与过阻尼都会产生反向传播的波形，某些情况下在传输线上会形成驻波。
当Z0=RL时，负载完全吸收到达的能量，没有任何信号反射回源端，称为临界阻尼。
从系统的设计与实现来看，由于临界阻尼情况很难满足，所以最可靠适用的方式是轻微的过阻尼，因为这种情况下没有足够的能量反射回源端。
负载端阻抗与传输线阻抗不匹配会发生在负载端，反射一部分信号回源端，反射电压信号的幅度由负载反射系数ρ决定，见下式：
ρ=（RL-Z0）/（RL+Z0）（）
上式中，ρ称为负载电压反射系数，其定义是反射电压与入射电压之比。
由（）可知，-1<ρ<1，当RL=Z0时，ρ=0，将不会产生反射。
即只要根据传输线的特性阻抗进行终端匹配，就能消除反射。
从原理上说，反射滤波的幅度可以大到入射电压的幅度，极性可正可负。
当RL0时，ρ>0处于欠阻尼状态，反射波极性为正。
如果传输线由两段不同特性阻抗的传输线组成，则连接点处也会产生信号的反射。
传输线上出现的分叉点就是这样一个阻抗不连续点。
反射信号产生的原因有，过长的走线；未被匹配终端的传输线，过量电容或电感以及阻抗失配。
当信号在终端处的阻抗不连续点被反射时，信号的一部分将反射回源头。
当反射信号到达源头时，若源头端阻抗不等于传输线阻抗就会产生第二次反射。
因此若传输线的两端在阻抗不连续的情况下，信号将在驱动线路和接收线路之间来回反射。
信号反射波因传输线的损耗将最后达到直流稳态。
2.产生反射现象的因素
产生反射现象的原因的因素有信号上升沿时间、传输线的端接、短分支节线、容性分支节线、拐角和通孔、载重线、电感性间断线等。
上升时间对反射的影响
当上升时间变得大于传输线延迟时间的两倍时，传输线为短线，上升时间对波的形状不会存在影响。
因为信号到达负载端时，产生了反射，反射信号回到源端，但是此时源端的信号正处于上升阶段，这样的反射会在信号缓慢的上升过程中被吸收掉，从而不会影响信号电平的幅值。
但是如果上升时间小于传输线延时时间的两倍时，上升时间开始会对波的形状产生重要影响。
串联传输线的反射影响
通常，电路板上走线的宽度必须被压缩，因为它可能经过通孔或在密集区域的周围布线。
如果走线的宽度有一小段发生变化，特性阻抗就会改变，一般是增加。
有三个特征会决定短的传输线片段的影响：
不连续性的延时，不连续性特性阻抗，信号上升时间。
当延时与上升时间相比很长时，反射系数将饱和。
反射系数的最大值与不连续性的反射有关。
短分支传输线的反射影响
分析短线的影响是比较复杂的，因为要考虑很多反射的问题。
当信号离开驱动端，首先会遇到分支点。
这里我们会看到两段传输线并联产生一个低的阻抗，则一个负反射将会返回到源端。
容性分支在传输线中间引起的反射影响
附着在走线中间的测试点，通孔，封装引线，甚至一小段分支，作用就像一个集总电容。
发射信号最初不会受到影响，但是当它从走线末端返回到源端时，就会受到反射回到接收端就为负的电压，使得接收到的信号下降，导致下冲。
传输线中间理想电容的影响依赖于信号的上升时间和电容的大小。
电容越大，阻抗越小，就会产生更大的负极性反射电压，导致接收端出现更大的下冲。
在时域内，电容的阻抗为：
Zcap=V/（Cdv/dt）
拐角和通孔的影响
当信号沿着均匀的互连线传输是，发射信号不存在反射集失真。
如果均匀互连线存在90度的弯角，就有阻抗的改变，则发生反射及信号的失真。
90度的拐角导致了均匀互连线阻抗的不连续性，影响了信号的完整性。
将90度的拐角换成45度的弯曲将会减小这种影响，如果改用常宽的圆弧状弯曲，影响会进一步的减小。
拐角对信号传输线的唯一影响是由于走线弯曲处的额外宽度，这个额外的线宽作用就像一个容性的不连续性。
这个容性的不连续性导致了信号的反射和时延。
如果走线的弯曲处是常宽的，走线宽度没什么变化，信号在拐弯的每一点遇到的阻抗都是相同的，那么就不会有反射。
3.抑制反射的端接技术
消除反射现象的方法一般有：
布线时的拓扑法和相应的端接技术。
常用布线时的拓扑结构有：
点到店，菊花链，星型，分支和周期性负载等结构。
如下图所示：
（a）点到点（b）菊花链
（c）星型（d）远端分支
（e）周期性负载
点到点：
点到点的拓扑结构比较简单，只要在发送端或接受端进行适当的阻抗匹配。
菊花链：
当网络的整个走线长度延时小于信号的上升或者下降时间时，用菊花链拓扑结构会比较好，这时网络上的负载都可以看作为容性负载。
菊花链同时也限制了信号的速率，只能工作在低速电路中。
星型：
使用星型的拓扑结构时，对每个分支都进行均衡设计，要求每个分支的接收端负载一致，并选择适当的匹配方式。
远端分支：
跟星型类似，只不过分支是靠近接收端的。
这种拓扑结构中，也要限制远端stub的长度，使stub上的传输延时小于信号的上升沿，这样每个接收端都可以被看作为一个简单的容性负载。
周期性负载：
周期性负载的拓扑结构同样要求每段stub的长度足够小，使得stub上的产生延时小于信号上升沿，这种主干传输和所有的stub端组合起来的结构可以看作为一段新的传输线，其特征阻抗要比原来主干传输性的特征阻抗小，传输速率也比原来的低，因此在进行足感匹配是要注意。
单端端接技术
传输线的长度符合下式的条件应使用端接技术：
L>t/（2p）
式中，L为传输线线长，t为源端信号的上升时间，p为传输线上每单位长度的带载传输延时。
传输线的端接原则：
如果负载反射系数或源反射系数二者任一为零，反射将被消除。
通常采用两种方法
（1）使负载阻抗与传输线阻抗匹配，即并行端；
（2）是源阻抗与传输线阻抗匹配，即串行端接。
并行端接主要是在尽量靠近负载端的位置加上拉或者下拉电阻以实现终端的阻抗匹配，根据不同的应用环境，并行端接可以分成以下几类：
（1）简单的并行端接
这种端接方式是简单的在负载端加入一个下拉电阻来实现匹配，采用此端接的条件是驱动端必须能够提供输出高电平是的驱动电流以保证通过端接电阻的搞电平电压满足门限电压要求。
在输出为高电平的状态时，这种并行端接电路消耗电流过大，对于50欧的端接负载，维持TTL搞电平消耗电流高达48mA，因此一般器件很难靠近的支持这种端接电路。
优点：
并行端接提供了一张简单的设计方案。
它是一种最简单的终接方案。
在大多数情况下，这种方法只需要一个附加元件，如果传输线的两端需要端接就需要要个电阻。
缺点：
并行端接浪费电阻的直流功耗。
这种方法无论在高电平还是低电平，都需要驱动端具有稳定的直流，这样就增加了驱动端的直流负载。
当传输线的一端接容性负载时，端接时，上升沿斜率就会变化。
当末端接时，在时间常数Z0c内，电压是激励信号幅值的2倍。
当增加并行端接时，上升的时间会更快。
当采用并行端接时，必须注意到，对TTL级，线阻抗小于100欧姆时采用这种端接方式，要求直流输出为24mA。
因此对于电池驱动系统，不推荐采用并行端接方案。
另外，端接电阻要消耗多达的功率，这对于仅消耗几豪瓦功率的CMOS系统来说是不合适的，功耗的大小依赖于占空比：
对于低占空比，连接电阻到底使用有最低功耗，对高占空比，连接电阻到VCC使得有最低的功耗。
还有一点就是，大的下拉电阻可能会使下降沿比上升沿快，这会导致占空比内信号的失真。
（2）戴维宁并行端接
戴维宁端接机分压器型端脚，如下图所示：
它采用的上拉电阻R1和下拉电阻R2构成端接电阻，通过R1和R2吸收反射。
R1和R2阻值的选择由下面的条件决定。
R1的最大值由可接受的信号的最大上升时间决定，R1的最小值由驱动源的吸电流数值决定。
R2的选择应该满足当传输线断开时电流逻辑高电平的要求。
戴维宁终端匹配的优点：
在这种匹配方式下，终端匹配电阻同时还作为上拉电阻和下拉电阻来使用，因而提高了系统的噪声容限，降低了对源端器件驱动能力的要求。
这种方案能够很好的抑制过冲。
戴维宁终端匹配的缺点就是无论逻辑状态时高还是低，在VCC到地之间都会有一个常量的直流电流存在，因而会导致终端匹配电阻中有静态的直流功耗。
信号负载为电容时，相对于没有匹配的信号线而言，戴维宁终端匹配技术同样会改善信号的质量，是的信号的摆动缩小。
（3）主动并行端接
在此端接方法中，端接电阻RT（RT=Z0）将负载端信号拉至偏移电压Vbias，如上图所示。
Vbais的选择依据是使输出驱动源能够对搞定电平信号有几区电路能力。
这种端接方式需要一个具有吸，灌电流能力的独立的电压源电压，输入为逻辑地电平的跳变速度的要求。
在此端接方案中，如果偏移电压为正电压，输入逻辑低电平是有DC直流功率损耗，如果偏移电压为负电压则输入为逻辑搞电平是有直流功率损耗。
（4）并行AC端接
如下图所示，并行AC端接使用电阻和电容网络（串联RC）作为端接阻抗。
理想的电容值将随着传输线阻抗，边沿速率，预期的信号质量的变化而变化。
这个值不是最关键的，但是测试表明，对于ＦＣＴ逻辑，１００ｐｆ的电容值能够得到很好的折衷，将电容值增加到２００ｐｆ会改善信号的质量，但是却以功耗随后为代价。
把电容值减小到４７ｐｆ，降低了功耗随后，但是信号质量会变差。
值低于４７ｐｆ会对滤波有非常高的频率响应，对于传输线的端接是无效的。
值高于２００ｐｆ，会曾加功耗而不会有附加的信号质量的改善。
（5）二极管并行端接
某些情况下可以使用肖特基二极管或者快速开关硅管进行传输线端接，条件是二极管的开关速度必须至少比信号上升时间快４倍以上。
在面包板和底板的线阻抗不好确定的情况下，使用二极管端接即方便又省事。
如果在系统调试是发现振铃问题，可以很容易的加入二极管来消除。
3.２多负载端端接技术
在实际电路中常常会遇到单一驱动源驱动多个负载的情况，这时需要根据负载的情况及电路的布线拓扑结构来确定端接方式和使用端接的数量。
一般情况下可以考虑以下两种方案。
如果负载之间的距离比较近，可通过一条传输线与驱动端连接，负载都位于这条传输线的终端，这是只需要一个端接电路。
如采用串行端接，这在传输线源端加入一串行电阻即可。
如果多个负载之间的距离较远，需要通过多条传输线与驱动端连接，这时每个负载都需要一个端接电路。
如采用串行端接，则在传输线源端每条传输线上均加入一串行电阻。
端接技术比较
4结束语
本文基于课程要求，讨论了阻抗匹配与端接方案随着互联长度和电路中逻辑器件的家族在不同也会有所不同，只有针对具体情况，使用正确适当的端接方法才能有效的减少信号的反射。
参考文献
[1]张鹏飞.高速PCB信号完整性设计与分析[D].内蒙古大学2010
[2]李小荣.高速数模混合电路信号完整性分析与PCB设计[D].杭州电子科技大学2010
[3]吴毅杰.智能火灾监控系统视频采集与处理模块的研制[D].南京航空航天大学2010
[4]罗朋.电路板电磁兼容分析软件研发[D].西安电子科技大学2010
[5]乔明月.高速电路馈电接地系统的电源完整性和电磁兼容研究[D].上海交通大学
2008
[6]闫宏.受电磁干扰的人脸图像检测与识别方法研究[D].哈尔滨工程大学2007
[7]李琳.基于ARM的平台设计和系统移植[D].天津工业大学2006
[8]刘渝.高速数字印制电路板中的电磁辐射分析[D].西安电子科技大学2006
[9]吴聪达.高速数字设计中的信号完整性研究[D].西安电子科技大学2005
[10]Ericintegrity:
simplified..2004
[11]Cory,Haim,Shiran,oflossesinthecouplingof
transmissionlines.IEEETransactionsonElectromagneticCompatibility.1988
[12]M.Swaminathan,A.E.integritymodelinganddesignfor
semiconductorsandsystems..2007
[13]LjEr-Ping,Yuanintegritysimulationandanalysisin
high-speedinterconnectsbyusingFDTD.3rdInternationalSymposiumon
ElectromagneticCompatibility.2002
[14]Swaminathan,M.,JounghoKim,Novak,I.,Libous,distribution
networksforsystem-on-package:
statusandchallenges.AdvancedPackaging,
IEEETransactionson.2004
[15]TnagTungYan,Jenu."CapacitiveandinductivecouplingsofPCB
traces".ENCON2000Proceedings.2000
[16]杨古月.PCB板的电磁协同设计[D].哈尔滨工程大学2013
[17]付兆静.基于Hyperlynx的PCB板信号完整性分析[D].哈尔滨工程大学2013
[18]李小荣.高速数模混合电路信号完整性分析与PCB设计[D].杭州电子科技大学2010
[19]张鹏.高速PCB板信号完整性仿真分析及应用[D].西安电子科技大学2011
[20]闫铁铮.高速PCB信号完整性分析及硬件系统设计中的应用[D].厦门大学2009
升级会员 