《数字电子技术课程设计》报告.docx

《数字电子技术课程设计》报告.docx

《《数字电子技术课程设计》报告.docx》由会员分享，可在线阅读，更多相关《《数字电子技术课程设计》报告.docx（9页珍藏版）》请在冰点文库上搜索。

《数字电子技术课程设计》报告

《数字电子技术课程设计》报告

——数字式电子时钟电路设计

专业：

电气工程及其自动化

班级：

0911

姓名：

XX

学号：

XXXXXXXX

指导教师：

XXXX

2011年7月5日

1.课程设计目的

《数字电子技术基础》课程设计是继《数字电子技术基础》理论课之后电子信息类专业开出的重要实践教学环节。

它的任务是使学生能独立设计出比较复杂的实用数字电子线路。

并通过数字电子线路的设计、安装和调试，初步掌握数字电子线路单元电路的分析与设计方法。

巩固所学理论，提高动手能力、创新能力和综合设计能力。

为今后工作奠定坚实的基础。

2.课程设计要求

2.1、提出设计方案；要根据指导教师布置的课题，学会找参考书籍、查阅手册、图表和文献资料等。

通过独立思考，深入钻研有关问题，学会自己分析解决问题的方法。

2.2、通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。

2.3、学习电子设计自动化EDA（ElectronicDesignAutomation）工具multisim并设计电路图，功能仿真。

2.4、列出需要的器件清单及其参数，掌握电子线路的焊接技术，了解印制版的制作技术。

并进行线路调试。

2.5、掌握常用仪器设备的正确使用方法，学会简单电路的实验调试和整机指标测试方法，提高动手能力，能在教师指导下，完成课程任务。

按任务要求，设计电路，计算参数，选择元器件。

根据所设计的电路和所选择的元器件制板，焊接安装电路，并按照调试步骤进行调试。

逐步排除故障最终达到设计要求。

2.6、撰写设计报告，写出设计与制作的全过程，附上有关资料和图纸及心得体会了解与课题有关的电子线路以及元器件工程技术规范。

2.7、培养严肃认真的工作作风和科学态度。

通过课程设计实践，逐步建立正确的生产观念、工程观念和全局观点。

3.电路组成框图

4.元器件清单

74LS160（6个）带三态输出反相器74ls240

555定时器、74LS00

电容（2个）电阻（2个）

7404N反相器（2个）、导线若干

显示器（6片）

5.各功能块电路图

5.1、六十进制计数器（用来表示秒）

这是一个由两个十进制计数器74LS160级联组成的六十进制计数器。

把第一片的进位输出与第二片的ENP、ENT相连，完成级联。

当第一片计数器到达1001时且CLK下降沿到达时，会产生进位，RCO输出“1”，此时第二片计数器的ENP、ENT便输入“1”，则第二片开始计数，而当第一片输出1001，第二片输出0101时，通过与非门便会是第一片与第二片的LOAD都输入“0”，则是两片计数器在下一个脉冲到来时同时置零，完成六十进制。

当计数器计数时，需要用LED显示器来将二进制数转换为十进制的数显示出来。

连接时是按DCBA的顺序连接到LED显示数码管上。

最后需要将第一片的ENP、ENT以及两片的CLR都接高电平VCC。

这样当有555定时器构成的多谐振荡器产生的脉冲接到CLK上，便可正常工作。

5.2、六十进制计数器（用来表示分钟）

用来表示分钟的六十进制计数器连接与功能基本与第一块一致，只是其中的第一片计数器的ENP、ENT需要与表示秒的六十进制计数器的进位输出相连，当秒钟到达六十是表示分钟的正好开始计数。

电路图如下：

5.3、二十四进制计数器（用来表示小时）

这是一个用来表示小时的二十四进制计数器，是通过分钟计数器的进位来控制小时的计数。

基本功能也是与第一块六十进制的计数器相似，只是当第一片计数器到达1001时且CLK下降沿到达时，会产生进位，RCO输出“1”，此时第二片计数器的ENP、ENT便输入“1”，则第二片开始计数，而当第二片输出0110时，通过与非门便会是第一片与第二片的LOAD都输入“0”，则是两片计数器在下一个脉冲到来时同时置零，完成二十四进制。

其余的接线都与第一块六十进制计数器相同。

电路图如下：

5.4、555定时器构成的多谐振荡器（用来产生CLK脉冲）

这是个由555定时器组成的多谐振荡器。

用以产生CLK脉冲，来使得以上的几个计数器开始计数。

555定时器各引脚功能如下：

1脚（GND）：

外接电源负端VSS或接地，一般情况下接地。

8脚（VCC）：

外接电源VCC，一般用5V。

3脚（OUT）：

输出端OUT。

2脚（TRI）：

低触发端

6脚（THR）：

THR高触发端

4脚（RSI）：

此端是直接清零端。

当此端接低电平，则此时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

所以在此处使用时都接高电平。

5脚（CON）：

CON为控制电压端。

若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。

7脚（DIS）：

此为放电端。

该端与放电管集电极相连，用做定时器时电容的放电。

电路图如下：

6.仿真电路总图

总体方针电路图如下：

7.实际芯片连接总图

8.测试结果几分

9.总结

经过了一个星期对数字时钟电路设计的思考，最终完成了数字钟的设计。

其间遇到了许多问题，但最后都一一得到解决。

现将心得体会总结如下：

1.、设计初期要考虑周到，否则后期改进很困难。

虽然在初期老师对我们进行了指导，但到自己真正开始设计时还是会暴露出许多的问题来的。

例如在一些元器件的选择上，就会有一些麻烦，所以在电路设计之初必须做好规划，然后再开始，不然会有很多不必要的麻烦。

2.、在设计某些模块的时候无法把握住整体，有时候对上下电路不能很好的连贯起来，这是就可以分块进行设计，然后再将每块小电路连接起来，这样会比较容易把握住整体电路的结构。

3.、设计时也需要尽可能保持电路连线的有序，模块之间的关系清楚。

这样既利于自己修改，也利于与同学进行交流，进一步进行改进。

4、设计电路图还有最关键的两点，一就是与同学之间的交流，一就是自己的理论知识。

在设计中，有很多难点都是与同学交流的出来的，这也让我们同学之间更加体会到合作交流的重要性。

而理论知识也是不可或缺的，这是所有设计的基础，如果没有理论知识，那么便无法进行操作。

这也让我们更好的认识到掌握自己所学的理论知识的重要性。

让我们能够在以后的学习中能够更加努力的学习理论知识。

5、这是我们对自己所学的理论知识的一次很好的演练，是对我们所学的知识的应用，让我们对所学的理论知识从实践上有更好的掌握。

同时这次课程设计也让我们对一些软件的应用有了初步的认识与接触，为以后打下基础。

参考书目：

[1]阎石，《数字电子技术基础》，北京，高等教育出版社，2004年

[2]郭海文，《电气试验技术》，徐州：

中国矿业大学出版社，2008年