实验1TTL集成逻辑门的逻辑功能与参数测试.docx

实验1TTL集成逻辑门的逻辑功能与参数测试.docx

《实验1TTL集成逻辑门的逻辑功能与参数测试.docx》由会员分享，可在线阅读，更多相关《实验1TTL集成逻辑门的逻辑功能与参数测试.docx（14页珍藏版）》请在冰点文库上搜索。

实验1TTL集成逻辑门的逻辑功能与参数测试

、实验目的

1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法

2、掌握TTL器件的使用规则

3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法

二、实验原理

本实验采用双四输入与非门74LS20即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。

其逻辑框图、符号及引脚排列如图1（a）、（b）、（C）所示.

图174LS20逻辑框图、逻辑符号及引脚排列

1、与非门的逻辑功能

与非门的逻辑功能是：

当输入端中有一个或一个以上是低电平时，输出端为高电平;只

有当输入端全部为高电平时，输出端才是低电平（即有“O”得“1”，全“1”得“0"。

）

其逻辑表达式为Y=

2、TTL与非门的主要参数

（1）输出低电平VOl：

输出低电平是指与非门的所有输入端都接高电平时的输出电平

值.测试电路如图2（a）所示。

（2）输出高电平Voh:

输出高电平是指与非门有一个以上输入端接低电平时的输出电

平值。

测试电路如图2（b）所示.

+5V

＆

υ

VOL

（a）

（b）

图2Voh、VOL测试电路图

（3）低电平输出电源电流ICCL和高电平输出电源电流

ICCH

与非门处于不同的工作状态，电源提供的电流是不同的。

ICCL是指所有输入端悬空，输

出端空载时，电源提供器件的电流。

ICCH是指输出端空截，

每个门各有一个以上的输入端

+5V

&

D-

VOH

接地，其余输入端悬空,电源提供给器件的电流.通常ICCL>ICCH，它们的大小标志着器件

静态功耗的大小。

器件的最大功耗为PCCL=VCCICCLo手册中提供的电源电流和功耗值是指整

个器件总的电源电流和总的功耗。

ICCL和ICCH测试电路如图3（a）、（b）所示。

［注意］:

TTL电路对电源电压要求较严，电源电压VCC只允许在+5V±10％的范围内工作，

超过5。

5V将损坏器件；低于4。

5V器件的逻辑功能将不正常。

图3TTL与非门静态参数测试电路图

输出端空载时,由被测输入端流出的电流值.在多级门电路中，IiL相当于前级门输出低电

平时，后级向前级门灌入的电流,因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。

IiH是指被测输入端接高电平,其余输入端接地,输出端空载时，流入被测输入端的电

流值。

在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系

到前级门的拉电流负载能力，希望IiH小些。

由于IiH较小，难以测量，一般免于测试。

IiL与IiH的测试电路如图3（c）、（d）所示。

（5）扇出系数NO

扇出系数Nb是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数,

TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NbL和高电平扇出系数Noh。

通常IiHVIiL，贝yNbH>NbL，故常以NbL作为

门的扇出系数.

NOL的测试电路如图4所示，门的输入端全部悬空,输出端接灌电流负载RL,调节R使

IOL增大，VOL随之增高，当VOL达到VbLm（手册中规定低电平规范值0.4V）时的IbL就是允许灌入的最大负载电流，则

NbL=2通常NLL≥8

IiL

（6）电压传输特性

门的输出电压VO随输入电压Vi而变化的曲线Vo=f（vi）称为门的电压传输特性,通过它可读得门电路的一些重要参数，如输出高电平VbH、输出低电平VbL、关门电平Vbf、开门

电平VbN、阈值电平Vr及抗干扰容限Ml、Mh等值。

测试电路如图5所示，采用逐点测试法，即调节Rw逐点测得V及V）,然后绘成曲线。

+SV

200Ω

*⊂⊃—

图4扇出系数测试电路

（7）平均传输延迟时间tpd

tPd是衡量门电路开关速度的参数，它是指输出波形边沿的0∙5Vm至输入波形对应边沿

0∙5Vm点的时间间隔，如图6所示。

VL

VO

传输延迟特性

（b）t

Pd的测试电路

图6

图6（a）中的tpdL为导通延迟时间,tpdH为截止延迟时间，平均传输延迟时间为

1

tpd=—（tpdL■tPdH）

2

tpd的测试电路如图6（b）所示，由于TTL门电路的延迟时间较小，直接测量时对信号

发生器和示波器的性能要求较高,故实验采用测量由奇数个与非门组成的环形振荡器的振荡

周期T来求得。

其工作原理是：

假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，

经过三级门的延迟后,使A点由原来的逻辑“1”变为逻辑“O”;再经过三级门的延迟后，A

点电平又重新回到逻辑“1”。

电路中其它各点电平也跟随变化.说明使A点发生一个周期的

振荡，必须经过6级门的延迟时间.因此平均传输延迟时间为

T

tPd=

6

TTL电路的tpd一般在10nS〜40nS之间.

74LS20主要电参数规范如表1所示

表1

参数名称和符号

规范值

单位

测试条件

直

流参数

导通电源电流

ICCL

V14

mA

Wc=5V,输入端悬空，输出端空载

截止电源电流

ICCH

V7

mA

Wc=5V，输入端接地，输出端空载

低电平输入电流

IiL

≤1.4

mA

VCC=5V,被测输入端接地，其他输入端悬空，输出端空载

咼电平输入电流

IiH

V50

μA

VCC=5V，被测输入端Vn=2。

4V，其他输入端接地，输出端空载。

≤1

mA

VCC=5V,被测输入端Vn=5V,其他输入端接地，输出端空载。

输出高电平

VOH

≥2。

4

V

VCC=5V，被测输入端Vn=0.8V，其

他输入端悬空，IOH=400μAO

输出低电平

VOL

≤0。

4

V

VCC=5V,输入端Vin=2。

0V，

IOL=12.8mAo

扇出系数

Nt

≥8

交流参数

平均传输延迟时间

tPd

≤20

ns

^C—5V,被测输入端输入信号：

Vn-3.0V,f-2MHz

三、实验设备与器件

1、+5V直流电源2

3、逻辑电平显示器4

、逻辑电平开关

、直流数字电压表

、直流微安表

5、直流毫安表6

四、实验内容

在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。

1、74LS20主要参数的测试

（1）分别按图2、3、4、6（b）接线并进行测试，将测试结果记入表2中。

表2

VOH（V）

VOL（V）

ICCL

（mA）

ICCH

（mA）

IiL

（mA）

IOL

（mA）

IOL

NO=—

IiL

tpd=T/6

（ns）

4。

39

0.165

1.36

0.90

0。

22

16.1

73。

18

33

⑵接图5接线，调节电位器FW,使Vi从OV向高电平变化，逐点测量Vi和VO的对应值,

记入表3中。

表3

V（V）

0

0.2

0。

4

0.6

0。

8

1.0

1。

5

2.0

2。

5

3.0

3.5

4。

0

5

VO（V）

4。

30

4。

39

4。

40

4.39

4。

28

2.74

1。

84

0.16

0.16

0。

16

0.16

0。

16

2。

验证TTL集成与非门74LS20的逻辑功能

（1）通过测试与非门输出电压进行验证。

按图7接线，与非门的四个输入

端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，

输出逻辑“1”，向下为逻辑“0”。

用万用表测量与非门的输出端电压.

按表4的五种情况逐个验证集成块中两个与非门的逻辑功能.将所测电压填入表4右端。

74LS20有4个输入端，有16个最小项，在实际

测试时，只要通过对输入1111、0111、1011、1101、1110五项进行

检测就可判断其逻辑功能是否正常。

+5V

接逻辑开关

图7测电压验证与非门逻辑功能逻辑图

输

入

输出

A

B

Cn

Dn

丫1（V）

Y2（V）

1

1

1

1

0。

03

0。

03

0

1

1

1

4。

4

4。

4

1

0

1

1

4.4

4.4

1

1

0

1

4。

4

4.4

1

1

1

0

4。

4

4。

4

（2）

+5V

通过观察与非门输入输出电压波形进行验证。

+5V

_TLrL

（a）（b）

图8测波形验证与非门逻辑功能图

分别按图8（a）、（b）接线,将其中一个输入端接信号发生器TTL方波（频率为1kHz），用

I

I

Vi

Vi

t

t

Vo

t

VD

t

（a）（b）

图9波形图

五、集成电路芯片简介

数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1所示。

识别方法是：

正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左

下角开始按逆时针方向以1，2，3，，依次排列到最后一脚（在左上角）。

在标准形TTL集

成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端.如74LS20为14脚芯

片，14脚为VCc，7脚为GND若集成芯片引脚上的功能标号为NC则表示该引脚为空脚,

与内部电路不连接。

六、TTL集成电路使用规则

1、接插集成块时，要认清定位标记,不得插反。

2、电源电压使用范围为+4.5V〜+5.5V之间，实验中要求使用Vcc=+5V.电源极性绝对不允许接错.

3、闲置输入端处理方法

（1）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬

空处理。

但易受外界干扰，导致电路的逻辑功能不正常。

因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入

电路，不允许悬空。

（2）直接接电源电压VCc（也可以串入一只1〜10KΩ的固定电阻）或接至某一固定电压（+

2。

4≤V≤4.5V）的电源上，或与输入端为接地的多余与非门的输出端相接.

（3）

当R≤680Ω时,

若前级驱动能力允许，可以与使用的输入端并联。

4、输入端通过电阻接地,电阻值的大小将直接影响电路所处的状态。

输入端相当于逻辑“0”当R≥4。

7KΩ时，输入端相当于逻辑“1”对于不同系列的器件，要求的阻值不同。

5、输出端不允许并联使用（集电极开路门（OC）和三态输出门电路（3S）除外）。

否则不仅

会使电路逻辑功能混乱,并会导致器件损坏.

6、输出端不允许直接接地或直接接+5V电源，否则将损坏器件，有时为了使后级电路

获得较高的输出电平，允许输出端通过电阻R接至VCC,—般取R=3〜5.1KΩo

七、实验报告总结

1.

实验所测数据要填入相应表格，所画波形要标出幅值和周期，并

单位图像

2、画出实测的电压传输特性曲线，并从中读出各有关参数值。

由图像可以的出：

开门电平Von为2V左右，关门电平Voff为1.4V左右，输出高电平

Voh为4。

4V左右，输出低电平Vol为0。

16V左右。

3、记录、整理实验结果，并对结果进行分析。

结果在误差范围之内，结果符合与非门的逻辑功能，实验结果成立。

各项数据结果

如上所示

4、实验总结及体会。

实验总结：

1、

通过实验，可以得出TTL集成逻辑门（与非门）的逻辑功能，实验测得结果如表达式所

示：

2、

从实验图像放大仔细观察可得,图像输出波形与原来波形有极微小延时,符合实际情况

的集成块，延时的时间相对高速的较长

与逻辑功能，符合书本所说的，虽然误差是

通过实验可以锻炼自己

体会：

通过实验，可以了解到与非门的工作状态，无可避免的，但是实验结果是相符的。

实验是最好验证理论的手法，对实验过程的严谨。

在实验中需要注意以下几点:

1、在连接线路的时候必须要进行断电处理

2、插入集成块的时候要细心，不要弄坏针脚,注意小缺口是向左的

3、用万用表检测的时候要注意电流档和电压档的选择