毕业设计基于AT89S52单片机信号发生器的设计.docx
《毕业设计基于AT89S52单片机信号发生器的设计.docx》由会员分享，可在线阅读，更多相关《毕业设计基于AT89S52单片机信号发生器的设计.docx（25页珍藏版）》请在冰点文库上搜索。
毕业设计基于AT89S52单片机信号发生器的设计
【毕业设计】基于AT89S52单片机信号发生器的设计
基于AT89S52单片机信号发生器的设计
摘要
采用直接频率信号合成器DDS与单片机MCU相结合的方法,介绍ADI公司出品的AD9850芯片,给出芯片的引脚图和功能。
并以单片机AT89S52为控制核心设计了一个串行控制方式的正弦信号发生器的可行性方案,给出了单片机AT89S52与AD9850连接电路图和调试通过的源程序以供参考。
该电路设计方案正确可行,频率容易控制,操作简单灵活,且具有广阔的应用前景。
详细介绍了DDS基本原理、系统方案构成、硬件电路设计和软件设计。
通过严格的实测数据分析表明该设计是可运行的。
关键词:
AT89S52AD9850直接频率合成技术信号发生器
Abstract
ThewayisusedwhichcombinestheDirectDigitalSynthesizerDDSandMainComputati0nalUnitMCUtodesignafunctionsignalgenerator.AD9850whichisproducedbyADICompanyisintroduced,thenthepinsdiagramandfunctionaregiven.AndthecontrolofaserialcontrolsinusoidalsignalgeneratorbythecoreofsinglechipAT89S52isdesigned,atthesametime,thecircuitconnectdiagrambetweenAD9850andAT89S52,andfeasibilityoftheprogramforreferenceareproposed.Thiscircuitdesignprojectiscorrectandfeasible,itiseasytocontrolthefrequency,simpleandflexibletowork,italsohasbroadapplicationprospect’sTheprincipleandsystemcomponentsofDDSisintroduced.Italsointroducesthemethodswhichdesignthehardwarecircuitandsoftware.Itshowsasuccessdesignbythedatawhichcomefromthestrictexperiments.
Keywords:
AT89S52,AD9850,DDS,signalgenerator
目录
摘要I
AbstractII
目录III
前言1
1DDS概述3
1.1DDS结构3
1.1.1频率预置与调节电路4
1.1.2累加器4
1.1.3控制相位的加法器5
1.1.4控制波形的加法器5
1.1.5波形存储器5
1.1.6D/A转换器6
1.1.7低通滤波器6
1.2DDS数学原理6
2总体设计方案9
2.1系统设计原理9
2.2总体设计框图9
3系统硬件模块的组成10
3.1键盘控制模块10
3.2单片机控制模块10
3.2.1AT89S52主要性能10
3.2.1.1AT89S52功能特性描述11
3.2.1.2AT89S52的存储器结构14
3.2.1.3定时器14
3.2.1.4中断16
3.2.3时钟电路17
3.2.4复位电路18
3.3LCD显示模块18
3.3.1LCD1602的主要性能18
3.3.2LCD1602与单机的连接20
3.4AD9850与单片机连接模块20
3.4.1AD9850简介20
3.4.2AD9850的控制字与控制时序23
3.4.3单片机与AD9850的连接25
3.5.滤波电路设计26
4软件设计与调试28
4.1程序流程图28
5硬件电路制作32
5.1电路实现的基本步骤32
5.2原理图的绘制32
结论34
谢辞35
参考文献36
附录37前言
在电子技术领域中,经常要用一些信号作为测量基准信号或输入信号,也就是所谓的信号源。
信号源有很多种,包括正弦波信号源、函数发生器、脉冲发生器、扫描发生器、任意波形发生器、合成信号源等。
作为电子系统必不可少的组成部分的信号源,在很大程度上决定了系统的性能,因而常称之为电子系统的“心脏”。
随着电子技术的发展,对信号源的要求越来越高,要求其输出频率高达微波频段甚至更高,频率范围从零Hz到几GHz频率分辨率达到mHz甚至更小,相应频点数更多;频率转换时间达到ns级:
频谱纯度越来越高。
同时,对频率合成器功耗、体积、重量等也有更高的要求。
而传统的信号源采用振荡器,只能产生少数几种波形,自动化程度较低,且仪器体积大、灵活性与准确度差。
而现在要求信号源能产生波形的种类多、频率高,而且还要体积小、可靠性高、操作灵活、使用方便及可由计算机控制。
所以要实现高性能的信号源,必须在技术手段上有新的突破。
当今高性能的信号源均通过频率合成技术来实现,随着计算机、数字集成电路和微电子技术的发展,频率合成技术有了新的突破,直接数字频率合成技术DirectDigitalSynthesisDDS,它是将先进的数字信号处理理论与方法引入到信号合成领域的一项新技术,它的出现为进一步提高信号的频率稳定度提供了新的解决方法。
同时,随着微电子技术的迅速发展,尤其是单片机技术的发展,智能仪器也有了新的进展,功能更加完善,性能也更加可靠,智能程度也不断提高直接数字式频率合成技术的出现导致了频率合成领域的一次重大革命。
直接数字频率合成器问世之初,构成DDS元器件的速度的限制和数字化引起的噪声这两个主要缺点阻碍了DDS的发展与实际应用。
近几年超高速数字电路的发展以及对DDS的深入研究,DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。
随着微电子技术的迅速发展,直接数字频率合成器得到了飞速的发展,它以有别于其他频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。
具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比。
现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。
信号发生器是一种常用的信号源,广泛应用于电子测量、自动控制和工程设计等领域。
随着电子技术的发展,对信号源频率的稳定度、准确度以及频谱纯度的要求越来越高。
DDS直接数字合成技术是从相位概念出发直接合成所需波形的一种新的频率合成技术,与传统的模拟式波形产生法相比,它具有相位变换连续、频率转换速度快、分辨率高、稳定度高、相位噪声小、便于集成、易于调整及控制灵活等多种优点。
基于DDS技术的信号发生器是一类新型信号源,它已成为众多电子系统中不可缺少的组成部分。
1DDS概述
1.1DDS结构
1971年,美国学者J.Tierney等人撰写的“ADigitalFrequencySynthesizer”-文首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新组成原理。
限于当时的技术和器件产,它的性能指标尚不能与已有的技术相比,故没受到重视。
近几年间,随着微电子技术的迅速发展,直接数字频率合成器（DirectDigitalFrequencySynthesis简称DDS或DDFS）得到了飞速的发展,它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。
具体体现在相对带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比。
DDS是直接数字式频率合成器（DirectDigitalSynthesizer）的英文缩写。
与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。
直接数字频率合成器（DirectDigitalSynthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。
一个直接数字频率合成器由相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器（LPF）构成。
DDS的原理框图如下所示:
图1.1DDS原理框图
其中K为频率控制字、P为相位控制字、W为波形控制字、fc为参考时钟频率,N为相位累加器的字长,D为ROM数据位及D/A转换器的字长。
相位累加器在时钟fc的控制下以步长K作累加,输出的N位二进制码与相位控制字P、波形控制字W相加后作为波形ROM的地址,对波形ROM进行寻址,波形ROM输出D位的幅度码Sn经D/A转换器变成阶梯波St,再经过低通滤波器平滑后就可以得到合成的信号波形。
合成的信号波形形状取决于波形ROM中存放的幅度码,因此用DDS可以产生任意波形。
这里我们用DDS实现正弦波的合成作为说明介绍。
1.1.1频率预置与调节电路
K被称为频率控制字,也叫相位增量。
DDS方程为:
f0fCLK/2n,f0为输出频率,fc为时钟频率。
当K1时,DDS输出最低频率（也即频率分辨率）,为fc/2n,而DDS的最大输出频率由Nyquist采样定理决定,即fc/2,也就是说K的最大值为2N-1。
因此,只要N足够大,DDS可以得到很细的频率间隔。
要改变DDS的输出频率,只要改变控制字K即可。
1.1.2累加器图1.2累加器框图
相位累加器由N位加法器与N位寄存器级联构成。
每来一个时钟脉冲fc,加法器将频率控制字K与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端。
寄存器将加法器在上一个时钟作用下继续与频率控制字进行相加。
这样,相位累加器在时钟的作用下,进行相位累加。
当相位累加器累加满时就会产生一次溢出,完成一个周期性的动作。
1.1.3控制相位的加法器
通过改变相位控制字P可以控制输出信号的相位参数。
令相位加法器的字长为N,当相位控制字由0跃变到P（P≠0）时,波形存储器的输入为相位累加器的输出与相位控制字P之和,因而其输出的幅度编码相位会增加P/2N,从而使最后输出的信号产生相移。
1.1.4控制波形的加法器
通过改变波形控制字W可以控制输出信号的波形。
由于波形存储器中的不同波形是分块存储的,所以当波形控制字改变时,波形存储器的输入为改变相位后的地址与波形控制字W（波形地址）之和,从而使最后输出的信号产和相移。
1.1.5波形存储器
用相位累加器输出的数据作为波形存储器的取样地址,进行波形的相位一幅值转换,即可在给定的时间上确定输出的波形的抽样幅值。
N位的寻址ROM相当于把0°~360°的正弦信号离散成具有2N个采样值的序列,若波形ROM有D位数据位,则2N个样值的幅值D位二进制数值固化在ROM中,按照地址的不同可以输出相应相位的正弦信号的幅值。
相位?
幅度变换原理图如下图所示:
图1.3相位?
幅度变换原理图
1.1.6D/A转换器
D/A转换器的作用是把合成的正弦波数字量转换成模拟量。
正弦幅度量化序列Sn经D/A转换后变成了包络为正弦波的阶梯波St。
需要注意的是,频率合成器对D/A转换器的分辨率有一定的要求,D/A转换器的分辨率越高,合成的正弦波St台阶数就越多,输出的波形的精度也就越高。
1.1.7低通滤波器
对D/A输出的阶梯波St进行频谱分析,可知St中除主频fo外,还存在分布在fc,2fc等等的两边±fo处的非谐波分量,幅值包络为辛格函数。
因此,为了取出主频f0,必须在D/A转换器的输出端接入截止频率为fc/2的低通滤波器。
1.2DDS数学原理
设有一频率为的余弦信号:
现在以采样频率对进行采样,得到的离散序列为:
其中为采样周期。
对应的相位序列为
从上式可以看出相位序列呈线性,即相邻的样值之间的相位增量是一个常数,而且这个常数仅与信号的频率有关,相位增量为:
因为信号频率与采样频率之间有以下关系:
其中与为两个正整数,所以相位的增量也可以完成:
由上式可知,若将的相位均匀的分为等份,那么频率为的余弦信号以频率采样后,它的量化序列的样品之间的量化相位增量为一个不变值。
根据上述原理可以构造一个不变量为量化相位增量的量化序列:
然后完成从到另一个序列的映射,由构造序列:
公式（2?
1）
公式（2-1）是连续信号经采样频率为采样后的离散时间序列,
根据采样定理,当时,经过低通滤波器平滑后,
可唯一恢复出。
可见,通过上述变换不变量将唯一的确定一个单频率模拟余弦信号:
该信号的频率为:
公式（2?
2）
公式（2?
2）就是直接数字频率合成（DDS）的方程式,在实际的DDS中,一般取,于是DDS方程就可以写成:
公式（2?
3）
根据公式（2?
3）可知,要得到不同的频率只要通过改变的具体数值就可以了,而且还可以得到DDS的最小频率分辨率（最小频率间隔）为当时的输出频率:
可见当参考频率始终一定是,其分辨率由相位累加器的位数决定,若取,,则,即分辨率可以达到,这也是最低的合成频率,输出频率的高精度DDS的一大优点。
由奈奎斯特准则可知,允许输出的最高频率,即
但实际上在应用中受到低通滤波器的限制,通常,以便于滤波镜像频率,一般:
由此可见DDS的工作频率带较宽,可以合成从直流到的频率信号,同时它的输出相位连续,频率稳定度高。
2总体设计方案
2.1系统设计原理
本文提出的采用DDS作为信号发生核心器件的全数控函数信号发生器设计方案,根据输出信号波形类型可设置、输出信号幅度和频率可数控、输出频率宽等要求,选用了美国A/D公司的AD9850芯片,并通过单片机程序控制和处理AD9850的32位频率控制字,再经放大后加至以数字电位器为核心的数字衰减网络,从而实现了信号幅度、频率、类型以及输出等选项的全数字控制。
本系统主要由单片机、DDS直接频率信号合成器、数字衰减电路、真有效值转换模块、A/D转换模块、数字积分选择电路等部分组成。
单片机AT89S52是整个系统关键部分,通过对键盘进行扫描读入相位信息,经转换后输出到芯片AD9850,输出波形。
键盘输入的数字信息经AT89S52控制的LCD1602显示。
2.2总体设计框图
系统构成如下图3.1所示。
图2.1系统框图
3系统硬件模块的组成
3.1键盘控制模块
图3.1键盘控制电路
通过键盘对波形的频率进行控制
3.2单片机控制模块
主控电路中,以单片机为主体,通过分析键盘输入的数字值,对AD9850写入相应的控制字。
它是系统的大脑。
单片机（MICROCONTROLLER,又称微控制器）是在一块硅片上集成了各种部件的微型机算计,这些部件包括中央处理器CPU、数据存贮器RAM、程序存贮器ROM、定时器/计数器和多种I/O接口电路。
3.2.1AT89S52主要性能
单片机AT89S52的主要性能分别为:
与MCS-51单片机产品兼容;8K字节在系统可编程Flash存储器;1000次擦写周期;全静态操作:
0Hz~33Hz、三级加密程序存储器、32个可编程I/O口线、三个16位定时器/计数器、八个中断源、全双工UART串行通道、低功耗空闲和掉电模式、11掉电后中断可唤醒、看门狗定时器、双数据指针、掉电标识符。
[1]
3.2.1.1AT89S52功能特性描述AT89S52是一种低功耗、高性能CMOS8位微控制器,具有8K在系统可编程Flash存储器。
使用ATMEL公司高密度非易失性存储器技术制造,与工业80C51产品指令和引脚完全兼容。
片上Flash允许程序存储器在系统可编程,亦适于常规编程器。
在单芯片上,拥有灵巧的8位CPU和在系统可编程Flash,使得AT89S52为众多嵌入式控制应用系统提供高灵活、有效的解决方案[2]。
AT89S52具有以下标准功能:
8k字节Flash、256字节RAM、32位I/O口线、看门狗定时器、2个数据指针、三个16位定时器/计数器、一个6向量2级中断结构、全双工串行口、片内晶振及时钟电路。
另外,AT89S52可降至0Hz静态逻辑操作,支持2种软件可选择节电模式。
空闲模式下,CPU停止工作,允许RAM、定时器/计数器、串口、中断继续工作。
掉电保护方式下,RAM内容被保存,振荡器被冻结,单片机一切工作停止,直到下一个中断或硬件复位为止[3]。
AT89S52的引脚结构如图:
图3.2单片机AT89S52引脚结构图
VCC:
电源,接+5V
GND:
接地
P0口:
P0口是一个8位漏极开路的双向I/O口。
作为输出口,每位能驱动8个TTL逻辑电平。
对P0端口写“1”时,引脚用作高阻抗输入。
当访问外部程序和数据存储器时,P0口也被作为低8位地址/数据复用。
在这种模式下,P0具有内部上拉电阻。
在flash编程时,P0口也用来接收指令字节;在程序校验时,输出指令字节。
程序校验时,需要外部上拉电阻。
P1口:
P1口是一个具有内部上拉电阻的8位双向I/O口,P1输出缓冲器能驱动4个TTL逻辑电平。
对P1端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流（IIL）。
此外,P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX）[17],具体如表1-1所示。
在flash编程和校验时,P1口接收低8位地址字节。
表3-189S52单片机P1口第二功能
引脚号第二功能
P1.0T2（定时器/计数器T2的外部计数输入）,时钟输出
P1.1T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）
P1.5MOSI（在系统编程用）
P1.6MISO（在系统编程用）
P1.7SCK（在系统编程用）
P2口:
P2口是一个具有内部上拉电阻的8位双向I/O口,P2输出缓冲器能驱动4个TTL逻辑电平。
对P2端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流（IIL）。
在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX@DPTR）时,P2口送出高八位地址。
在这种应用中,P2口使用很强的内部上拉发送1。
在使用8位地址（如MOVX@RI）访问外部数据存储器时,P2口输出P2锁存器的内容。
在flash编程和校验时,P2口也接收高8位地址字节和一些控制信号。
P3口:
P3口是一个具有内部上拉电阻的8位双向I/O口,P3输出缓冲器能驱动4个TTL逻辑电平。
对P3端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流（IIL）。
P3口亦作为AT89S52特殊功能（第二功能）使用,如表1-2所示。
在flash编程和校验时,P3口也接收一些控制信号。
表3-289S52单片机P3口第二功能
引脚号第二功能
P3.0RXD（串行输入线）
P3.1TXD（串行输出线）
P3.2外部中断0输入线
P3.3?
外部中断0输入线
P3.4T0（定时器0外部计数脉冲输入）
P3.5T1（定时器1外部计数脉冲输入）
P3.6外部数据存储器写选通信号输出
P3.7外部数据存储器写选通信号输出
RST:
复位输入。
晶振工作时,RST脚将持续2个机器周期高电平将使单片机复位。
看门狗计时完成后,RST脚输出96个晶振周期的高电平。
特殊寄存器AUXR地址8EH上的DISRTO位可以使此功能无效。
DISRTO默认状态下,复位高电平有效。
ALE/:
地址锁存控制信号（ALE）是访问外部程序存储器时,锁存低8位地址的输出脉冲。
在flash编程时,此引脚（）也用作编程输入脉冲。
在一般情况下,ALE以晶振六分之一的固定频率输出脉冲,可以用来作为外部定时器或时钟使用。
然而,特别强调,在每次访问外部数据存储器时,ALE脉冲将会跳过。
如果需要,通过将地址为8EH的SFR的第0位置“1”,ALE操作将无效。
这一位置“1”,ALE仅在执行MOVX或MOVC指令时有效。
否则,ALE将被微弱拉高。
这个ALE使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。
:
外部程序存储器选通信号（）是外部程序存储器选通信号。
当AT89S52从外部程序存储器执行外部代码时,在每个机器周期被激活两次,而在访问外部数据存储器时,将不被激活。
/VPP:
访问外部程序存储器控制信号。
为使能从0000H到FFFFH的外部程序存储器读取指令,必须接GND。
为了执行内部程序指令,应该接VCC。
在flash编程期间,也接收12伏VPP电压。
XTAL1:
振荡器反相放大器和内部时钟发生电路的输入端。
XTAL2:
振荡器反相放大器的输出端。
3.2.1.2AT89S52的存储器结构AT89S52器件有单独的程序存储器和数据存储器。
外部程序存储器和数据存储器都可以64KB寻址。
程序存储器:
如果引脚接地,程序读取只从外部存储器开始。
对于89S52,如果接VCC,读写程序先从内部存储器（地址为0000H~1FFFH）开始,接着从外部寻址,寻址地址为:
2000H~FFFFH。
数据存储器:
AT89S52有256字节片内数据存储器。
高128字节与特殊功能寄存器重叠。
也就是说高128字节与特殊功能寄存器有相同的地址,而物理上是分开的。
当一条指令访问高于7FH的地址时,寻址方式决定CPU访问高128字节RAM还是特殊功能寄存器空间。
直接寻址方式访问特殊功能寄存器（SFR）。
例如,下面的直接寻址指令访问0A0H（P2口）存储单元
MOV0A0H,#data
使用间接寻址方式访问高128字节RAM。
例如,下面的间接寻址方式中,R0内容为0A0H,访问的是地址0A0H的寄存器,而不是P2口（它的地址也是0A0H）。
MOV@R0,#data
堆栈操作也是间接寻址方式。
因此,高128字节数据RAM也可用于堆栈空间。
3.2.1.3定时器
1.MCS-51系列中51子系列有两个16位的可编程定时/计数器:
定时/计数器T0和定时/计数器T1,52子系列有三个,还有一个定时/计数器T2。
2.每个定时/计数器既可以对系统时钟计数实现定时,也可以对外部信号计数实现计数功能,通过编程设定来实现。
3.每个定时/计数器都有多种工作方式,其中T0有四种工作方式;T1有三种工作方式,T2有三种工作方式。
通过编程设置其方式寄存器TMOD可设定定时器工作于某种方式,方式寄存器TMOD格式见表[17]3-3。
GATEC/M1M2GATEC/M1M2
门控
开/关计数/定时方式选择门控
开/关计数/定时方式选择
升级会员 