ADF43607压控振荡器.docx

资源描述

ADF43607压控振荡器.docx

《ADF43607压控振荡器.docx》由会员分享，可在线阅读，更多相关《ADF43607压控振荡器.docx（43页珍藏版）》请在冰点文库上搜索。

ADF43607压控振荡器.docx

ADF43607压控振荡器

通信原理课程设计

课程名称：

基于ADF4360-7的集成整

形N合成器的压控振荡器

指导老师：

专业：

班级：

姓名：

学号：

摘要:

ADF4360-7是一款整合了整形N合成器的压控振荡发生器（VCO）。

ADF4360-7的中心频率是由外部传感器进行设定的。

其允许频率范围从350MHz到1800MHz。

另外可以选择使用2分频，则用户接受的射频输出信号频率范围在175MHz到900MHz。

全部片内寄存器都是由一个简单的3线接口来控制的。

设备操作电压范围从3.0V到3.6V并且在不使用时可以随时关闭。

Abstract:

TheADF4360-7isanintegratedinteger-Nsynthesizerandvoltagecontrolledoscillator（VCO）.TheADF4360-7centerfrequencyissetbyexternalinductors.Thisallowsafrequencyrangeofbetween350MHzto1800MHz.Inaddition,adivide-by-2optionisavailable,wherebytheuserreceivesanRFoutputofbetween175MHzand900MHz.Controlofalltheon-chipregistersisthroughasimple3-wireinterface.Thedeviceoperateswithapowersupplyrangingfrom3.0Vto3.6Vandcanbepowereddownwhennotinuse.

关键词：

压控振荡器、合成器、频率、结构、功能

Keywords:

VCO、synthesizer、frequency、configuration、function

集成整形N合成器的压控振荡器…………………………5

芯片特性………………………………………………5

应用范围………………………………………………5

技术规范……………………………………………………6

时序特性………………………………………………7

极限工作范围…………………………………………8

管脚结构和功能描述………………………………………9

典型工作特性…………………………………………11

电路说明……………………………………………………17

参考输入部分…………………………………………17

比例器…………………………………………………17

A,B计数器……………………………………………17

R计数器………………………………………………18

PFD和CHARGEPUMP…………………………………18

MUXOUT和LOCKDETECT………………………………19

输入转换寄存器………………………………………20

压控振荡器VCO………………………………………20

锁存器结构……………………………………………23

开机……………………………………………………26

控制写入………………………………………………28

N计数器写入…………………………………………30

R计数器写入…………………………………………30

ADF4360-7的应用…………………………………………32

外观尺寸……………………………………………………39

集成整形N合成器的压控振荡器

芯片特性：

输出频率范围：

350MHz到1800MHz

2分频输出

电源3.0V到3.6V

逻辑兼容1.8V

*整形N合成器

可编程双模比例器8/9，16/17

可编程输出电平

三线接口

逻辑锁与数字锁检测

硬件及软件关闭模式

应用范围:

手持无线通信（DECT,GSM,PCS,DCS,WCDMA）测试设备；无线局域网；有线电视设备

技术规范：

AVDD=DVDD=VVCO=3.3V±10%；AGND=DGND=0V；TA=TMINtoTMAX

表1

参数

B方案

单位

注释

输入频率

输入灵敏度

输入电容

输入电流

10/250

0.7/AVDD

0~AVDD

5.0

±100

MHzmin/max

Vp-pmin/max

Vmax

pFmax

µAmax

f<10MH采用直流耦合CMOS兼容方波,转换速率>21V/µs

直流电偶

CMOS兼容

鉴相器

鉴相器频率2

MHzmax

充电泵

耗尽层沟／源极3

最大电流

最小电流

Rest取值范围

漏泄电流ICP3

耗尽层与电流匹配

ICP与VCP关系

ICP与温度关系

2.5

0.312

2.7/10

0.2

1.5

kΩ

最大RSET=4.7kΩ

1.25V≤VCP≤2.5V

逻辑输入

高压输入

低压输入

输入电流IINH/IINL

输入电容Cin

1.5

0.6

±1

3.0

Vmin

Vmax

µAmax

pFmax

逻辑输出

VOH输出为1电压

IOH输出为1电流

VOL输出为0电压

DVDD–0.4

500

0.4

Vmin

µAmax

Vmax

CMOS输出选择

IOL=500µA

电源

AVDD

DVDD

VVCO

AIDD4

DIDD4

IVCO4,5

IRFOUT4

睡眠状态4

3.0/3.6

AVDD

2.5

24.0

3.5–11.0

Vmin/Vmax

µA

ICORE=15mA.

射频输出级可编程

射频输出特性5

VCO输出频率

VCO灵敏度

锁定时间6

频率推移（开环）

频率牵引（开环）

第二谐波含量

第三谐波含量

输出功率5,7

输出功率偏差

VCO调谐范围

2050/2450

400

−19

−37

−13/−4

±3

1.25/2.50

MHzmin/max

MHz/V

µs

MHz/V

kHz

dBc

dBm

Vmin/max

ICORE=15mA

内部最终频率10HZ

在3分贝梯级锯台可编程,

和谐负荷参见输出功率匹配一节

噪声特性5

合成器相位噪声电平8

合成器固有噪声电平9

频带内的相位噪声10,11

RMS集成相位误差12

PFD寄生信号11,13

用MTLD信号做解锁电平

−111

−133

−141

−147

−172

−163

−147

−85

0.56

−65/−48

dBc/Hz

度

dBc/dB

100kHZ载波电流偏移量

1MHZ载波电流偏移量

3MHZ载波电流偏移量

10MHZ载波电流偏移量

PFD25kHZ

PFD200kHZ

PFD8MHZ

1kHZ载波电流偏移量

100HZ—100kHZ

1.工作温度范围-40°Cto+85°C

2.设计保证符合样值

3.ICP内部参数使整个频率范围保持环路增益不变

4.TA=25°C；AVDD=DVDD=VVCO=3.3V；P=32

5.这些特征是为了保证VCO核心电流=15mA

6.变频范围1.45G—1.75G,PFD频率200kHZ,环路带宽10kHz

7.VVCO用50Ω负载电阻

8.VCO的噪声在开环下测量

9.合成器固有噪声通过测量VCO带内的相位噪声输出功率减去20logN（N为对频率的分频值）

10.相位噪声符合EVAL-adf4360-xEB1和HP8562E频谱分析仪,频谱分析仪用来测量合成器输出,偏移频率=1kHz

11.fREFIN=10MHz；fPFD=200kHz；N=8000；环B/W=10kHz

12.fREFIN=10MHz；fPFD=1MHz；N=1600；环B/W=25kHz

13.寄生信号符合EVAL-adf4360-xEB1和HP8562E频谱分析仪,频谱分析仪用来测量合成器输出,fREFOUT=10MHz

时序特性

AVDD=DVDD=VVCO=3.3V±10%；AGND=DGND=0V；1.8Vand3Vlogiclevelsused；TA=TMINtoTMAX

表2

参数

限制在Tmin~Tmax（B方案）

单位

试验条件/注释

nsmin

nsminnsmin

LE建立时间

数据时钟建立时间

数据时钟保持时间

时钟高电平持续时间

时钟低电平持续时间

LE时钟建立时间

LE脉冲宽度

图2时序特性表

极限工作范围

TA=25°C，其它另做说明

表3

参数

取值范围

AVDD~GND1

AVDD~DVDD

VVCO~GND

VVCO~AVDD

数字I/O口与地电位差

模拟I/O口与地电位差

REFIN与地电位差

工作温度范围

CSPθJA热阻抗最高结温

发光二极管焊接温度

气相（60S）

红外线（15S）

−0.3V~+3.9V

−0.3V~+0。

−0.3V~+3.9V

−0.3V~+0.3V

−0.3V~VDD+0.3V

150°C

50°C/W

88°C/W

215°C

220°C

GND=AGND=DGND=0V.

当芯片工作在高于以上所列的最大工作范围时将可能造成设备的损坏。

这只是强度的范围；设备如需要工作在这些条件或其他高于所列条件下的情况没有列出。

长时间处于最大范围条件下工作会影响设备的可靠性。

这种设备是一种带有＜1kvESD范围的高性能射频集成电路，并且是ESD敏感的。

应该采取适当的保护措施来操作装配。

晶体管参数

12543（CMOS）and700（Bipolar）

ESD注意

ESD（静电释放）敏感装置。

静电荷在人体和测试装置上积累到4000V并能毫无察觉的释放。

虽然这种产品提供特有的ESD保护电路，但设备可能会受高静电能释放的影响而发生永久损坏。

因此，适当的ESD预防可以避免性能的衰减或功能性的损坏。

管脚结构和功能描述

图3引脚结构图

表4各引脚说明及取值范围

引脚

引脚名称

引脚功能

CPGND

供电系统接地。

是从地到供电系统的返回通通路。

AVDD

压控振荡器的电源.范围从3.0V到3.6V.退耦电容器要那模拟接地平面应该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.

3、8、11、12

AGND

模拟接地.这是从地返回通路的预定标器和压控振荡器。

RFOUTA

压控振荡输出.输出级可从−4dBm到−13dBm..输出信号的匹配是为了符合各种程度的信号输出.

RFOUTB

压控振荡额外输出.输出级可从−4dBm到−13dBm.输出信号的匹配是为了符合各种程度的信号输出.

VVCO

压控振荡器的电源.范围从3.0V到3.6V.退耦电容器要那模拟接地平面应该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.

VTUNE

压控振荡器的输入控制端.这个电压决定于输出信号频率和来源于滤波器的芯片输出电压.

一个外部感应器到AGND必须连接到这个脚设置ADF4360-7的输出功率。

L1和L2需要同样的值。

因为感应系数大于3.3nH，需要在AGND并联一个470Ω的电阻。

内部补偿脚.这个管脚必须同接地的10nF电容器断开

RSET

在此脚和CPGND之间联接一电阻.为当前合成器输出一电流.额定电压的电位在RSET端是0.6V它是跟ICP和RSET有关.

ICPMAX=11.75/RSET

注:

ICPMAX=2.5mA.RSET=4.7kΩ

内部补偿脚.这个脚必须用一个10uF的电容与VVCO隔开.

DGND

数字接地.

REFIN

基准输入端.这是一个输入电压值小于VDD/2直流电,输入电阻为100kΩ的CMOS输入端.参考图10.这个引脚.能够从TTL或CMOS晶体振荡器中得到激励源.

CLK

串行时钟输入端.这些时钟脉冲,被用于寄存器的数字时钟脉冲。

在脉冲的上长升沿把数字信号送入到24位左移寄存器.这个输入是CMOS晶体管的高阻输入端.

DATA

串行数据输入端.这些数据对两块LSB的有效控制位来说是MSB的第一负载.这个输入是CMOS晶体管的高阻输入端.

使能端.当使能端为高电平时,CMOS输入信号.这些输入的数据锁存在左移寄存器的四个计数器中的一个里.相应的锁存器选择相应的控制位.

MUXOUT

多路调制器输出端允许检测从外部输入的射频频率,或者基准频率。

DVDD

数字电源。

范围从3.0V到3.6V.退耦电容器到数字地的接点尽可能靠近这个管脚。

DVDD必须和AVDD.有一样的值。

芯片使能端。

使芯片断电的低电平,能使电路进入三态模式.想使此脚成高电平，可以使此脚断电悬空。

电流输出端。

当启动时，加一个Icp到外部环路波器中，依次驱动内部的压控振荡器。

典型工作特性

图4VCO开环相位噪声，L1，L2=13nH

图5VCO相位噪声，500MHz，200kHzPFD，环路带宽10kHz

图6VCO相位噪声，250MHz，允许2分频，200kHzPFD，环路带宽10kHz

图7闭环相位噪声500MHz（信道间隔200kHz）

图8参考分支500MHz（信道间隔200kHz，环路带宽10kHz）

图9参考分支500MHz（信道间隔1MHz，环路带宽25kHz）

图10VCO开环相位噪声，L1，L2=1.0nH

图11VCO相位噪声，1250MHz，200kHzPFD，环路带宽10kHz

图12VCO相位噪声，625MHz，允许2分频，200kHzPFD，环路带宽10kHz

图13闭环相位噪声1250MHz（信道间隔200kHz）

图14参考分支1250MHz（信道间隔200kHz，环路带宽10kHz）

图15参考分支1250MHz（信道间隔1MHz，环路带宽25kHz）

电路说明

参考输入部分

参考输入部分在图16中给出。

SW1和SW2是常闭开关。

SW3是常开开关。

当电源给电，SW3闭合，SW1和SW2打开。

这样可以保证REFIN管脚断开。

图16参考输入级

比例器（P/P+1）

双模比例器（P/P+1）,在计数器A,B的输入下，允许有较大分频比例N（N=BP+A）。

双模比例器工作在CML水平，从VCO口获得时钟并分割为可用频率给A和B计数器使用。

比例器为可编程的。

它基于一个同步4/5核心并可以用软件设定工作在8/9或16/17比例下。

尽管可以编程得到32/33的比例但在这里是不可用的。

当接近于输出频率时会得到一个最小比例值；这个最小值取决于比例系数P,并由（P方-P）给出。

A,B计数器

A,BCMOS型计数器和双模比例器共同完成了较大分配比例的相同步逻辑反馈计数。

计数器在比例器输出<=300MHz时工作。

所以，当VCO的频率为2.5GHz时，比例系数应当选择16/17，而不能选择8/9。

根据这个原理当VCO频率在700MHz以下时，系数为8/9是最好的选择。

脉冲消隐功能

A,B计数器和双模比例器所产生的频率由基带频率除以R得出，VCO频率等于下式：

fvco是压控振荡器的输出频率

P是双模比例器比例系数（取8/9,16/17等）

B是13位计数器预设初值（取3—8191）

A是5位计数器预设初值（取0—31）

fVCO是唯一的外部参考振荡器频率

图17A,B计数器

R计数器

14位R计数器允许将输入基带频率分频为PFD的基准时钟频率。

分频比范围从1到16383。

PFD和CHARGEPUMP

PFD通过R计数器和N计数器的输入来提供一个比例信号输出，这个信号的相位和频率不同于输入。

图18给出了个简单的例子。

PFD中包含一个可编程延时器来控制反馈脉冲的宽度。

这个脉冲保证了在PFD传送过程中不产生死区，并且可以减小最小相位噪声和参考误差。

2bit的R计数器写入控制ABP2和ABP1共同决定了脉冲宽度。

图18PFD原理图和时序图

MUXOUT和LOCKDETECT

对于ADF4360系列的多路复用输出允许用户在片内访问大量内部资源。

MUXOUT的状态由M3,M2和M1的写入进行控制。

由表7和图19表示MUXOUT的状态。

锁定检测

MUXOUT能够通过编程完成两种类型的锁定检测：

数字的和模拟的。

数字锁定检测是被激活的。

当R计数器中的LDP写入被设定为0时，且当相位差错在3个连续相位检测周期中小于15ns时数字锁定检测被设定为高电平。

在LDP设定为1时，5个连续周期中小于15ns的相位错误需要设定锁定检测。

它将一直被置为高电平直到在后来的PD周期中检测出一个比25ns还要长的相位错误。

N沟道开环模拟锁定检测时要外接一个10K欧的上拉电阻。

但锁定被检测出时，输出将为高电平并伴随很窄的低点平脉冲。

图19MUXOUT电路

输入转换寄存器

ADF4360系列数字部分包含一个24bit的输入转换寄存器，一个14bit的R计数器，和一个由5bitA计数器和一个13bitB计数器组成的18bitN计数器。

数据在24bit转换寄存器的CLK信号上升沿被锁入其中。

数据首先被存入MSB中。

数据在LE的上升沿被转换寄存器转换为四个位置其中之一。

而其最终位置决定于两个控制位C2和C1来决定。

这些就是两个LSB，DB1和DB0。

这些位的情况由表5的真值表给出。

表六给出的是这些电路是如何被编程的。

附注测试模式写入是用于出厂测试的，所以用户不能对此部分编程。

表5C2和C1真值表

控制位

数据锁存器

控制锁存器

R控制

N控制（A和B）

测试方式锁存器

压控振荡器VCO

在ADF4360系列中VCO核心使用了8个交迭频带，如图20所示。

在不需要很大的VCO敏感度和低相位噪声和刺激下覆盖了很宽的频率范围。

正确的频带是通过频带选择逻辑在开机时或N计数电路被更新时自动设定的。

在开机时的写入顺序是非常重要的。

这个顺序是：

1、R计数器电路

2、控制电路

3、N计数器电路

频带选择时需要占用5个PFD周期，VCO与输出的循环滤波器断开并与一个内部参考电平建立起联系。

图20频率vsVTUNE，ADF4360-7

R计数器输出被频带选择逻辑用作时钟信号并且不能超过1MHz。

在R计数器输入时一个可编程的除法器允许输入被1，2，4，8除并且被写入R计数器中的BSC1和BSC2控制。

当需要PFD品率超过1MHz时，分频率应当设定的使设备有充足的时间完成频带选择。

在频带选择之后，PLL工作恢复正常。

Kv的值取决于使用的感应器的值。

如果选择了2分频操作，其值也被除2处理。

ADF4360系列包含了线性电路来减小产品Icp和Kv的改变。

对于VCO核心编程时对操作电流要进行如下四步：

5mA,10mA,15mA和20mA。

这个由控制部分中的PC1和PC2决定。

输出电平

ADF4360系列RFoutA和RFoutB管脚接在作为VCO缓存的NPN型差动放大电路的集电极，如图21所示。

通过对控制部分PL1,PL2编程进而控制了差动边上的尾电流大小，使得用户可以在电能耗散和输出电能需要间进行优化。

4个电流大小可以被设定为：

3.5mA,5mA,7.5mA,11mA。

这些电流水平给出了他们输出电能水平分别为14dBm,11dBm,8dBm和5dBm。

分别使用一个50欧电阻并搭配一个50欧负载。

作为选择，所有输出都能合成为1+1:

1形式或是180度微波调制（参考输出匹配部分）。

如果输出是被独立使用的，在优化输出电平时还要考虑到并联电感的问题。

ADF4360系列的另一个特性是RF输出的电流供应在数字锁定检测电路达到锁定标准之前一直都为关闭的。

这个允许通过MTLD来进行控制。

图21ADF4360-7输出级

锁存器结构

表6闭环结构

闭环控制

比例

值

断电2

断电1

电流调整2

电流调整1

输出电平

静噪

增益

三态

极性器极性

MUXOUT控制

复位

功率电平

控制位

DB23

DB22

DB21

DB20

DB19

DB18

DB17

DB16

DB15

DB14

DB13

DB12

DB11

DB10

DB9

DB8

DB7

DB6

DB5

DB4

DB3

DB2

DB1

DB0

PD2

PD1

CPI6

CPI5

CPI4

CPI3

CPI2

CPI1

PL2

PL1

MTLD

CPG

PDP

PC2

PC1

C2（0）

C1（0）

N计数器

分频选择

二分

频

CP增益

13位B计数器

储存

5位A计数器

控制位

DB23

DB22

DB21

DB20

DB19

DB18

DB17

DB16

DB15

DB14

DB13

DB12

DB11

DB10

DB9

DB8

DB7

DB6

DB5

DB4

DB3

DB2

DB1

DB0

divsel

DIV2

CPG

B13

B12

B11

B10

RSV

（1）

C1（0）

R计数器

储

展开阅读全文