1CMOS工艺集成电路抗辐射加固设计研究.docx
《1CMOS工艺集成电路抗辐射加固设计研究.docx》由会员分享，可在线阅读，更多相关《1CMOS工艺集成电路抗辐射加固设计研究.docx（23页珍藏版）》请在冰点文库上搜索。
1CMOS工艺集成电路抗辐射加固设计研究
1.CMOS工艺集成电路抗辐射加固设计研究
复旦大学
硕士学位论文
CMOS工艺集成电路抗辐射加固设计研究
姓名：
沈鸣杰
申请学位级别：
硕士
专业：
微电子学与固体电子学
指导教师：
俞军
20060510
摘要
摘要
辐射环境可以分为自然辐射环境和人为辐射环境。
自然辐射环境主要指外太空的环境，人为辐射环境主要指核爆炸后的环境。
随着越来越多的集成电路需要在辐射环境中工作，比如：
卫星中的集成电路、武器系统中的集成电路，用户需要对集成电路的抗辐射能力提出要求。
所以，如何设计抗辐射的集成电路成为一个迫切需要解决的问题。
一般来说，对集成电路进行抗辐射加固的方法可以分为两类：
从工艺上进行加固和从设计上进行加固。
因为目前主流的集成电路设计流程是设计公司负责集成电路的设计（包括前端设计、后端设计），通用工艺线负责集成电路的生产。
所以作为设计公司是无法通过改变工艺的方法来获得辐射加固的集成电路，因此通过设计的方法来加固集成电路的抗辐射能力，是比较可行的方案。
而且通过工艺线来加固，目前还有它自身的缺点，在论文中会有介绍。
本文在分析辐射对集成电路的各种效应、以及辐射效应的产生机制的基础上，分析了各种在设计上可以使用的辐射加固技术，最后设计了一个辐射加固的单元库。
本论文的主要工作包括：
１．了解空间辐射环境。
２．理解辐射对集成电路产生的各种效应。
３．理解集成电路的辐射效应的产生机制。
４．设计一个抗辐射的单元库。
在开展上述工作的同时，本文进行了积极的研究和探索，取得了一定的创新，可概括如下：
１．对单粒子瞬变的加固，不是从加固组合电路的角度来考虑。
而是提出
使用抗单粒子瞬变的触发器来解决这个问题。
这样，我们可以只对集
成电路中的时序器件和存储器进行辐射加固，可以不考虑组合电路的
辐射问题。
如此，把一个复杂问题简单化。
２．提出使用多位移位寄存器电路来考察触发器的单粒子效应。
３．对已有的抗辐射Ｄ触发器进行改进，从而获得更加优越的性能。
本文抗单粒子的电路均给出了仿真结果。
抗总剂量的电路给出了一些国外已经发表的辐射数据。
因为时间的关系，没有对流片好后的芯片进行辐射实验。
关键词：
超大规模集成电路、抗辐射加固设计、单粒子瞬变、单粒子翻转、单粒子效应、总剂量效应、软错误，辐射实验。
Ａｂｓｔｒａｃｔ
Ｒａｄｉａｔｉｏｎｅｎｖｉｒｏｎｍｅｎｔ
ｃａｎ
ａｎｄ
ｂｅｃａｔｅｇｏｒｉｚｅｄｔＯｎａｔｕｒａｌｒａｄｉａｔｉｏｎｅｎＶｉｒｏｎｍｅｎｔ
ｔｈｅｒａｄｌａｔｌｏｎｔｒｏｍ
ｆａｃｔｉｔｉｏｕｓｏｎｅ．Ｎａｔｕｒａｌｒａｄｉａｔｉｏｎｅｎｖｉｒｏｎｍｅｎｔｕｓｕａｌｌｙｒｅｐｒｅｓｅｎｔｓ
ｔｈｅｒａｄｉａｔｉｏｎｅｎｖｉｒｏｎｍｅｎｔａｆｔｅｒｎｕｃｌｅａｒｂＩａｓｔ?
ｏｕｔ—ｓｐａｃｅｗｈｉｌｅｆａｃｔｉｔｉｏｕｓｏｎｅｉｓｍａｉｎｌｙ
ｉｎｒａｄｉａｔｉｏｎｅｎｖｉｒｏｎｍｅｎｔｓ，ｆｏｒｅｘａｍｐｌｅＩＣｓ
ＮｏｗａｄａｖｓｍｏｒｅａｎｄｍＯｒｅＩＣｓｍｕｓｔｗｏｒｋｉｎａｒｔｉｆｉｃｉａｌｓａｔｅｌｌｉｔｅｓ，ｗｅａｐｏｎｓａｎｄ
ＳＯ
ｏｎ．Ｓｏｓｏｍｅｒｅｑｕｉｒｅｍｅｎｔｓ
ａｒｅ
ｂｒｏｕｇｈｔ
ｔｏ删ａｒｄ
ａｎ
ｗｉｔｈ
ｂｖｕｓｅｒｓ．ＡｎｄｈｏｗｔｏｄｅｓｉｇｎＩＣｓｉｍｍｉｎｅｎｃｅｐｒｏｂｌｅｍ．
ＧｅｎｅｒａｌｌＶ，ｔｈｅ
ｍｅｔｈｏｄｓ
ｏｆ
ｔｈｅａｂｉｌｉｔｙｏｆａｎｔｉ—ｒａｄｉａｔｉｏｎｂｅｃｏｍｅｓ
ｈａｒｄｅｎｉｎｇ
ＩＣｓ
ｆｏｒａｖｏｉｄｉｎｇ
ｒａｄｉａｔｉｏｎｓ
ｃｏｕｌｄｂｅ
ｍｏｓｔ
ｆｒｏｍｐｒｏｃｅｓｓａｎｄｆｏｒｍｄｅｓｉｇｎ?
Ｔｈｅ
ｃｌａｓｓｉｆｉｅｄｉｖｔｏｔＷｏｃａｔｅｇｏｒｉｅｓ：
ｈａｒｄｅｎｉｎｇ
ｕｓｅｄ
ＩＣｄｅｓｉｇｎ
ｆｌｏｗｉｓｔｈａｔｄｅｓｉｇｎ
ｏｆｔｈｅ
ｃｏｍｐａｎｉｅｓｔａｋｅｃｈａｒｇｅ
ｄｅｓｉｇｎ
ｏｆＩＣｓ
Ｉ（２ｓ?
ｌａｂｓａｎｓｗｅｒｆｏｒｔｈｅｆａｂｒｉｃａｔｉｏｎｏｆ
ｉｎｃｌｕｄｉｎｇｆｏｒ、】ｖａｒｄａｎｄｂａｃｋｗａｒｄｄｅｓｉｇｎ，ｇｅｎｅｒａｌＳｏｄｅｓｉｇｎｃｏｍｐａｎｉｅｓＴｈｅｒａｄｉａｔｉｏｎ
ｃａｎ
ｎｏｔｈａｒｄｅｎｉｎｇＩＣｓｔｈｒｏｕｇｈｃｈａｎｇｉｎｇｍａｎｕｆａｃｔｕｒｅｐｒｏｃｅｓｓｅｓ－
ｈ删ｅｎｉｎｇ
ｍｅｔｈｏｄｓｂｙｄｅｓｉｇｎａｒｅａｖａｉｌａｂｌｅｂｙｃｏｎｔｒａｒｉｅｓ－Ｆｕｎｈｅｎｎｏｒｅ’
ｎｏｗ?
Ｔｈｏｓｅｗｏｕｌｄｂｅ
ｔｈｅｈ卸ｄｅｎｉｎｇｍｅｔｈｏｄｓｂｙｐｒｏｃｅｓｓｈａｖｅｔｈｅｉｒｄｉｓｆｉｇｕｒｅｍｅｎｔｓｍｅｎｔｉｏｎｅｄｉｎｔｈｉｓｐａｐｅｒ．
．
Ｂａｓｅｄ
ｏｎ
ｔｈｅ
ａｎａｌｙｓｉｓ
ｏｆ
ｖａｒｉｏｕｓｅｆｆｅｃｔｓ
ｃａｕｓｅｄｂｙ
ｒａｄｉａｔｉｏｎｓ
ｏｎ
ＩＣｓａｎｄ
ｔｈｅｔｅｃｈｎｌｑｕｅｓｏｆ
ｍｅｃｈａｎｉｓｍｏｆｇｅｎｅｒａｔｉｏｎｏｆｒａｄｉａｔｉｏｎｅｆｆｅｃｔｓ，ｔｈｉｓｐａｐｅｒａｎａｌｙｚｅｓｈａｒｄｅｎｉｎｇＩＣｓｂｙｄｅｓｉｇｎａｎｄ
ｄｅｓｉｇｎｓ
ａｌｌ
ａｎｔｉ—ｒａｄｉａｔｉｏｎｃｏｍｐｏｎｅｎｔ１１ｂｒａｒｙ－
Ｍａｉｎｊｏｂｓｉｎｔｈｉｓｐａｐｅｒｉｎｃｌｕｄｅ：
１ｎ
ｅｎｖｉｒｏｎｍｅｎｔ
１．Ｋｎｏｗｉｎｇｔｈｅｒａｄｉａｔｉｏｎ
０ｕｔ—ｓｐａｃｅ；
ｏｎ
ｒａｄｉａｔｉｏｎｓ
２．Ｕｎｄｅｒｓｔａｎｄｉｎｇｔｈｅｅｆｆｅｃｔｓｃａｕｓｅｄｂｙ
ＩＣｓ；
ｏｎ
ｏｆｇｅｎｅｒａｔｉｏｎｏｆｒａｄｉａｔｉｏｎｅｆｆｅｃｔ
３．Ｕｎｄｅｒｓｔａｎｄｉｎｇｔｈｅｍｅｃｈａｎｉｓｍ
ＩＣｓ；
４．Ｄｅｓｉｇｎｉｎｇ
Ｗｈｉｌｅ
ａｎ
ａｎｔｉ—ｒａｄｉａｔｉｏｎｃｏｍｐｏｎｅｎｔｌｉｂｒａｒｙ．
Ｏｎ
ｗｏｒｋｉｎｇ
ｒｅｓｅａｒｃｈｅｓａｎｄｅｘｐｌｏｒａｔｉｏｎｓ，ａｌｓｏ．Ｔｈｅ
ｔｈｅｓｅ，ａｕｔｈｏｒｔａｋｅｓａｃｔｉｖｅ
ａｓ
ｉｎｎｏｖａｔｉｏｎｐｏｉｎｔｓｃｏｕｌｄｂｅｌｉｓｔｅｄ１．Ｔｈｅ
ｆｏｌｌｏｗｓ：
ｅｖｅｎｔ
ｈａｒｄｅｎｉｎｇａｇａｉｎｓｔｓｉｎｇｌｅ
ｔｒａｎｓｉｅｎｔｉｓｎｏｔｃｏｎｓｉｄｅｒｅｄｆｒｏｍｐｒｏｔｅｃｔｉｎｇ
ａ
ｃｏｍｂｉｎｅｄｃｉｒｃｕｉｔｓ，ｂｕｔｔｈｒｏｕｇｈｕｓｉｎｇ
ｆｌｉｐ—ｆｌｏｐｏｆｈａｒｄｅｎｅｄ
ｔＯ
ＳＥＴｔＯｓｏｌｖｉｎｇｔｈｉｓ
ｗｈｉｌｅ
ｔｈｅｓｅｑｕｅｎｔｉａｌｌｏｇｉｃｃｉｒｃｕｉｔｓａｎｄｍｅｍｏｎｅ８
ｐｒｏｂｌｅｍ．Ｔｈｕｓｗｅｎｅｅｄｏｎｌｙ
ｏｆｃｏｍｂｉｎｅｄｌｏｇｉｃｃｉｒｃｕｉｔｓ?
Ａｃｏｍｐｌｅｘｐｒｏｂｌｅｍ
ｎｅｇｌｅｃｔｉｎｇｔｈｅｒａｄｉａｔｉｏｎｐｒｏｂｌｅｍｐｒｅｄｉｇｅｓｔｅｄ
ｉｎｔｏ
ａ
１ｓ
ｓｉｍｐｌｅｏｎｅ；
ｔＯ
ｍｕｌｔｉ—ｂｉｔｒｅｇｉｓｔｅｒ
２．Ｂｒｉｎｇｉｎｇｆｏｒｗａｒｄｔｈｅｍｅｔｈｏｄｕｓｉｎｇ
ｅｆｆｅｃｔｏｆｆｌｉｐ—ｆｌｏｐ；
ｃｈｅｃｋｔｈｅｓｉｎｇｌｅｅＶｅｎｔ
ＩＶ
Ａｂｓｔｌ?
ａｃｔ
３．ＩｍｐｒｏｖｉｎｇａｎｅｘｉｓｔｅｄｒａｄｉａｔｉｏｎｈａｒｄｅｎｉｎｇＤｆｌｉｐ—ｆｌｏｐｔｏｏｂｔａｉｎｍｏｒｅｓｕｐｅｒｉｏｒｉｔｙ
ｐｅｒｆｏｒｍａｎｃｅ．
ＴｈｉｓｐａｐｅｒｇｉｖｅｓａｌｌｓｉｍｕｌａｔｉｏｎｒｅｓｕｌｔｏｆｃｉｒｃｕｉｔｓｈａｒｄｅｎｅｄｔＯｓｉｎｇｌｅａｎｄｐｒｅｓｅｎｔｓｓｏｍｅｏｖｅｒｓｅａｓｅｖｅｎｔｅｆｆｅｃｔｒａｄｉａｔｉｏｎｄａｔａｏｆｃｉｒｃｕｉｔｓｈａｒｄｅｎｅｄｔＯｔｏｔａｌｄｏｓｅｅｆｆｅｃｔ．
ｏｎＡｎｄＩｈａｖｅｎｏｔｆｉｎｉｓｈｅｄｔｈｅｒａｄｉａｔｉｏｎｔｅｓｔｔｈｅｍａｎｕｆａｃｔｕｒｅｄＩＣｆｏｒｔｉｍｅｌｉｍｉｔａｔｉｏｎ．
Ｋｅｙｗｏｒｄｓ：
ＶＬＳＩ；Ｈａｒｄｅｎｉｎｇｂｙｄｅｓｉｇｎ；ｓｉｎｇｌｅｅｖｅｎｔｔｒａｎｓｉｅｎｔ；ｓｉｎｇｌｅｅｖｅｎｔｕｐｓｅｔ；ｓｉｎｇｌｅｅｖｅｎｔｅｆｆｅｃｔ；ｔｏｔａｌｄｏｓｅｅｆｆｅｃｔ；ｓｏｆｔｅｒｒｏｒ；ｒａｄｉａｔｉｏｎｔｅｓｔ．Ｖ
论文独创性声明
本论文是我个人在导师指导下进行的研究工作及取得的研究成果．论文中除了特别加以标注和致谢的地方外．不包含其他人或其它机构已经发表或撰写过的研究成果．其他同志对本研究的启发和所做的贡献均已在论文中作了明确的声明并表示了谢意．
作者签名：
主！
丝竖日期：
堡！
：
！
：
Ｚ
论文使用授权声明
本人完全了解复旦大学有关保留、使用学位论文的觌定．即：
学校有权保留送交论文的复印件．允许论文被查阅和借阅：
学校可以公布论文的全部或部分内容．可以采用影印、缩印或其它复制手段保存论文．保密的论文在解密后
●
遵守此规定．
作者签名：
；如弧、导师签名：
第一章绪论
第一章绪论
１．１单粒子效应的历史回顾
历史上第一篇从理论上揭示单粒子翻转现象的论文是在阐述等比例缩小工艺的发展趋势中提出来的【ｌ】。
在１９６２年出现的这篇论文中，作者预言由于在地面上存在宇宙射线，所以当工艺尺寸缩小到一定程度后必然会发生单粒子翻转现象。
１９７５年，Ｂｉｎｄｅｒ等第一次在论文中宣布观察到了由于宇宙射线引起的单粒子翻转现象【２】。
该篇论文指出，一颗已运行了１７年的通信卫星中的双极型ＪＫ触发器被发现有四个单粒子翻转。
也许是因为发现的单粒子翻转数目ｆ更少，这篇文章并没有引起业界对单粒子翻转现象的重视。
直到１９７８年，人们开始逐渐认识到单粒子翻转现象的重要性，并且在ＮＳＲＥＣ（原子和空间辐射会议，由ＩＥＥＥ组织）上出现了很多研究单粒子翻转的论文。
随着在太空发现单粒子翻转后不久，使用在地面的集成电路被首次发现单粒子翻转现象［３】。
这位在Ｉｎｔｅｌ工作的作者发现ＤＲＡＭ的集成密度从１６Ｋ增加到６４Ｋ的时候，芯片出现了重大的错误率。
在这个发现的带动下，２０世纪７０年代末，涌现了很多针对地面单粒子翻转现象的研究和工作。
在地面上芯片发生软错误（即单粒子翻转现象）的原因很快被找到。
主要原因是芯片的封装材料中包含了ａ粒子的污染物。
比如：
Ｉｎｔｅｌ的问题是因为他们的新的ＬＳＩ的陶瓷封装车间正好建立在一座遗弃的铀矿的下游。
这个车间使用的水中带有放射性的污染物，就这样，这些放射性的污染物就进入了陶瓷的封装材料中。
所以通过使用一些低放射性的材料来制造ＩＣ芯片和对芯片加一防护层（ｏｎ－ｃｈｉｐｓｈｉｅｌｄｉｎｇｃｏａｔｉｎｇ）的方法，可以从根本上消除地面上芯片发生单粒子翻转现象。
这两种方法被工业界普遍使用，而且很多年使用下来，效果很好。
但是，最近情况发生了变化。
倒装晶格（ｆｌｉｐ—ｆｌｏｐ）的封装方法和多层金属布线会加剧单粒子效应。
２０世纪７０年代末，出现了一系列的证据，验证了在卫星的存储子模块中观察到的软错误，的确是由宇宙射线触发的单粒子翻转现象引起的。
并且此时，第一个预测系统的软错误率的模型被提出【７】。
到７０年代末的时候，随着卫星系统使用的存储器的尺寸增加，运行的卫星每天发生的软错误数量已经不能被忽略。
结合地面上观察到的软错误，越来越多的证据让人们意识到除了Ｑ粒子会产生单粒子翻转效应外，还有其他的机制也会产生单粒子翻转现象。
第一篇描述观察到单粒子翻转现象的论文，指出存储位的单粒子翻转是因为重离子的直接电离效应产生的【２】，【４】。
到１９７９年的时候，两个团队在ＮＳＲＥＣ
第一章绪论
上指出，质子和电子的间接电离也是发生单粒子翻转的一种机制［５】［６】。
因为在自然空间环境中，质子的分布比重离子广，数量也多，所以这是一个非常重要的发现。
这个发现表明：
不仅是宇宙射线可以使芯片发生单粒子翻转，太阳风中的质子和地球辐射带中捕获的质子都可以使芯片发生单粒子翻转现象。
事实上，在低地球轨道工作的芯片发生单粒子翻转，多数是因为由于质子触发的。
Ｇｕｅｎｚｅｒ等第一次在论文中使用“Ｓｉｎｇｌｅ．ｅｖｅｎｔｕｐｓｅｔ”（单粒子翻转）这个术语［６】。
这个术语迅速被同行采用，用来描述由于直接电离和间接电离产生的集成电路的翻转现象。
在１９７９年的时候，也是第一次发现芯片发生单粒子闩锁效应【７】。
２０世纪８０年代初，对单粒子翻转的研究继续增多。
到１９８０年，ＮＳＲＥＣ有专门的专题来探讨单粒子现象。
在这个十年里，针对单粒子翻转的加固设计方法被大量的提出和使用【８】，【９】。
同时，对单粒子现象的基本形成机制的研究，增加了人们对这个问题的理解。
８０年代，对单粒子的翻转的研究主要集中在ＤＲＡＭ、ＳＲＡＭ、非挥发性的存储器、锁存器和触发器上。
在这十年里，成功使用在军事和空间上的芯片，证实了研究人员对于单粒子翻转现象的理解以及一些加固技术的正确性。
８０年代也出现了一些研究是针对以后可能会出现的其他的单粒子效应。
比如：
由于电路的组合逻辑或者嵌入的核心逻辑发生单粒子瞬变现象（Ｓｉｎｇｌｅ．ｅｖｅｎｔｔｒａｎｓｉｅｎｔ，ＳＥＴ），而引起芯片错误。
１９８４年，来自Ｉｎｔｅｌ的Ｍａｙ的论文被国际可靠性物理会议（ＩｎｔｅｒｎａｔｉｏｎａｌＲｅｌｉａｂｉｌｉｔｙＰｈｙｓｉｃｓＳｙｍｐｏｓｉｕｍ）评为最佳论文。
该论文对工作在动态操作的Ｉｎｔｅｌ微处理器进行了一些非常有启迪作用的单粒子实验
【１０】。
Ｍａｙ指出微处理器中的某个节点发生的单粒子混乱会在短时间里传递到芯片的其他地方。
８０年代后期也出现了一些对组合电路单粒子现象进行研究的论文（比如：
【１１］［１２１［１３】），但是都被大量的关于存储器的单粒子翻转效应的论文所掩盖。
２０世纪９０年代，出现了两个原因，使得单粒子翻转的重要性继续得到加强。
第一个原因是：
可以提供集成电路辐射加固（包括单粒子翻转加固）的工艺线的数目急剧减少。
这个原因使得航天系统中使用通用工艺线制造的集成电路的数目增多。
当然也是因为通用的工艺线能够提供更出色的器件性能。
由于使用通用工艺线制造的集成电路会在辐射环境中发生单粒子翻转，所以这些集成电路给整个系统的可靠性带来了很大的问题。
第二个原因是随着集成电路的特征尺寸的按比例缩小，单个晶体管面积变小、芯片集成度变高、芯片速度变快。
这些变化使得芯片更容易发生单粒子翻转，甚至在桌面环境中都有可能发生单粒子翻转，也许可能会导致出现新的错误机制。
在不考虑新出现的导致单粒子翻转的机制，Ｒｏｎｅｎ
第一章绪论
预测了工艺线每更新一代，软错误率会增加４０％【１４］。
上述两个原因使得：
应用在空间和军事上的集成电路的供应商要面对使用通用的工艺线来制造芯片；原来的使用通用工艺线制造集成电路的供应商开始考虑地面用户环境对芯片可能造成的单粒子翻转现象。
９０年代后期，发生在芯片的组合逻辑或者嵌入式模块的单粒子翻转引起集成电路设计者的关注。
这是因为：
１）发生在存储器中的单粒子翻转可以通过先进的技术来控制。
比如：
ＳＯＩ
工艺，不含１０Ｂ的材料，减少发射封装（ｒｅｄｕｃｅｄ－ｅｍｉｓｓｉｏｎｐａｃｋａｇｉｎｇ）。
此外，错误检测和纠正（ＥＤＡＣ）技术可以有效的消除存储器中的单
粒子翻转［１５］［１６】；
２）根据实验和理论数据推断：
随着工艺的等比例缩小，由于发生在组合
电路上的单粒子翻转而引起的芯片软错误，在整个芯片软错误率中占
有的比重逐渐上升［１７】【１８】［１９】。
３）电路时钟速度的增加，将增加与组合电路相关的单粒子翻转现象引起
的芯片的软错误［２０］［２１］。
进入２ｌ世纪后，在存储电路、时序电路和组合电路中发生单粒子翻转的可能性继续增加。
对通用的工艺线来说，使用在地面的器件的单粒子翻转是一个非常严重的可靠性问题。
事实上，对集成电路工业界来说，单粒子问题已经是产品可靠性问题中的主要衡量方面。
同时，传统的单粒子翻转加固技术的可行性已经是一个问题，特别是现在已经很少有工艺线专门提供抗辐射的工艺来制造集成电路。
所以通过电路级来进行加固设计［ｈａｒｄｅｎｉｎｇｂｙｄｅｓｉｇｎ（ＨＢＤ）］引起人们相当的注意［２２］［２３］。
另外一个现在关心的方面是：
ＳＯＩ技术和ＳｉＧｅ工艺中的电荷收集和单粒子翻转问题［２４］［２５］。
本节叙述的单粒子效应主要指发生在存储器件、时序器件中的单粒子翻转（ＳＥＵ）和发生在组合电路中的单粒子瞬变现象（ＳＥＴ）。
在有些论文中，把上述两种单粒子效应统称为单粒子翻转效应（ＳＥＵ），只不过前者被称为静态ＳＥＵ，后者被称为动态ＳＥＵ。
ＳＥＵ和ＳＥＴ也被称为是非破坏性的单粒子效应。
破坏性的单粒子效应，比如单粒子闩锁效应等，因为超出本论文讨论的范畴，这里不在叙述。
１．２总剂量效应的历史回顾
在近３０多年的历史中，使用ＣＭＯＳ技术制造的集成电路占了主要部分，并且器件的沟道长度也缩小了１００多倍。
随着器件越做越小，这个趋势对基于ＭＯＳ结构的器件的辐射效应和加固技术都有巨大的影响。
为了能够使得器件进行等比
第一章绪论
例缩小，制造工艺、设计方式、版图方法都在进行改进。
而器件几何尺寸、制造工艺、设计方式、版图方法这些因素都将影响器件的总剂量效应。
ＭＯＳ器件中的总剂量效应发生在相对比较薄的非晶绝缘体介电层以及介电层与硅的界面处。
这些介电层（一般是Ｓｉ０２）的厚度从２ｎｍ（现代的栅氧）到１０００ｎｍ（场氧）不止，它们被使用在ＭＯＳ结构中的很多地方，比如栅极控制、器件的横向隔离、钝化层。
简单的来说，总剂量效应的产生是因为辐射触发的正电荷累积在这些介电层中，导致器件的性能变差。
但是ＭＯＳ器件的总剂量效应的基本机制是非常复杂的［２６】。
一般而言，ＭＯＳ器件中由于总剂量效应引起的电荷与以下因素有关：
辐射剂量、辐射剂量率、电离辐射的种类【２７】．［２９】、内部电场［３０１１３１】、器件尺寸
【３２１１３３］［３４１１３５】、温度［３６］［３７】、辐射后条件（比如时间与温度）［３８１１３９】、介电层材料的特性（结构、缺陷、搀杂）【４０］［４１］、制造工艺（氧化生长和退火条件）、氧化层杂质、最后的封装技术［４２１１４３１、器件结构［４４１等。
１９６０‘——－１９６９
ＭＯＳ器件的辐射敏感性在二十世纪６０年代早期被发现［４５１。
在这之前，人们普遍认为ＭＯＳ器件，因为是多数载流子器件，所以它不会像双极型器件那样受到辐射的影响，因此可以很好的使用在太空领域。
ＭＯＳ器件的高输入电阻、低电流特性，使得它被使用在人类第一颗侦察卫星上。
美国的ＮａｖａｌＲｅｓｅａｒｃｈＬａｂｏｒａｔｏｒｙ（ＮＲＬ）的早期研究表明：
辐射时器件性能变坏的根本原因不是因为辐射在器件表面触发的电离效应，而是因为在氧化层中建立了电荷［４６】。
辐射在ＭＯＳ器件中的氧化层建立了电荷的效应，也被其他组织证明［４７１一［５１】。
这些研究说明ＭＯＳ器件的辐射效应是总剂量效应，而不是位错效应（双极型器件）。
为了对辐射产生的中心态有直接的了解，我们使用电子旋转共振（ｅｌｅｃｔｒｏｎｓｐｉｎｒｅｓｏｎａｎｃｅ，ＥＳＲ）来探测。
ＥＳＲ可以发现介电层中的点缺陷。
６０年代末，ＲＣＡ实验室第一次利用ＥＳＲ来测量辐射后的ＭＯＳ结构。
实验发现每平方厘米的氧化层／硅界面产生了２×１０１２个ＥＳＲ中心。
在这十年中，美国空军研发用氧化铝作为ＭＯＳ结构中的介电层的ＭＯＳ器件。
虽然这种方法有利于器件的总剂量效应，但是由于在工艺上不稳定的原因，没有产品化［５２】。
但是二十年后，人们可以利用淀积氧化铝的方式来解决工艺不稳定的原因［５３１１５４】。
１９７０‘－—。
１９７９
在７０年代早期，美国ＤｅｆｅｎｃｅＮｕｃｌｅａｒＡｇｅｎｃｙ（ＤＮＡ）制定了一个计划来发展辐射加固的ＣＭＯＳ集成电路。
先前，人们只能使用ＰＭＯＳ，因为ＮＭＯＳ中的４
第一章绪论
栅氧中有钠离子的污染。
在正的电压下，栅氧中的钠离子会飘移到二氧化硅与硅的界面，从而使ＮＭＯＳ管子的阂值电压发生变化。
当在工艺上解决了栅氧中的钠离子污染的问题后，ＣＭＯＳ器件以其优越的性能成为集成电路的首选工艺。
ＮＲＬ发现在辐射后ＭＯＳ结构中观察到的ＥＳＲ现象［５５１与在体硅辐射后观察到的一致［５６］［５７】。
Ｌｅｈｉｇｈ大学的工作者使用体硅晶格中的氧缺失来对这一现象进行建模［５８】。
实验也观察到辐射触发的氧化层中的电荷与栅极所加的偏压有关。
ＮＲＬ所进行的背面腐蚀的实验说明，辐射触发的中心态都分布在二氧化硅与硅的界面处。
这个实验指出为了对ＭＯＳ器件进行加固，我们可以控制栅氧在氧化生长时的相关参数。
上述发现提出了一个问题，那就是为了进行辐射加固，有没有必要必须采用其他介质作为栅氧层？
ＤＮＡ做了个实验［５９１一［６２】，表明使用不掺杂的二氧化硅，在改进的生长条件下［５２１１６１】，可以满足大多数系统的辐射要求。
随后，人们发现：
为了使金属栅极小规模集成电路（ＳＳＩ）获得兆拉德的抗辐射能力，可以使用下列工序：
在１０００。
Ｃ的干氧环境中生长栅氧【４０】【６６】【６ｌ】［６３】：
炉子用ＨＣＬ流来清洗［６１１１６４】；氧化后的退火在８５０。
Ｃ到９００＂（２中的氮气中进行［６５］；通过非辐射的工艺来淀积金属化（不能使用电子束和喷溅型的源）［６６］。
为了支持更高密度的集成电路，器件的横向隔离从“ＰＮ结隔离”转化为“场氧隔离＂。
场氧的使用使总剂量效应更加显著。
对高密度的集成电路，要想获得好的抗辐射能力，则必须对场氧进行加固。
ＳａｎｄｉａＮａｔｉｏｎａｌＬａｂｏｒａｔｏｒｙ（ＳＮＬ）开发了一种辐射加固的场氧类型。
成功的使用在容量为ｌｋｂ的ＣＭＯＳＳＲＡＭ中［６７］。
通过以上辐射加固的努力，具有抗辐射能力的金属栅极ＣＭＯＳ电路被成功的使用在各种空间系统中。
１９８０一１９８９
八十年代主要的辐射问题是：
如何对使用多晶硅作为栅极的ＣＭＯＳ集成电路和高速ＣＭＯＳ集成电路进行抗辐射加固？
对１．２５Ｉ．ｔｍ高速、多晶硅作为栅极的ＣＭＯＳ电路的抗辐射加固被实现了。
但是对上述电路的加固比起用金属作为栅极的电路来说复杂的多。
对多晶硅栅极ＭＯＳ电路而言，设计包括版图都成为抗辐射的一部分。
为了满足对高密度电路的抗辐射要求，ＳＮＬ开发的抗辐射场氧因为面积大，所以已经无法满足要求，因此我们必须找到一种面积更小的抗辐射的场氧。
半导体工业界使用了各种横向场氧的技术，比如：
ＬＯＣＯＳ，ｐｏｌｉ－－ｂｕｆｆｅｒｅｄＬＯＣＯＳ，ＳＥＰＯＸ。
对抗辐射而言，上述每一种技术都有优点和缺点。
集成电路生产者最关心的问题是ＬＯＣＯＳ工艺的“鸟嘴”现象，该现象不仅减少了ＭＯＳ器件的有
第一章绪论
源区的面积，而且“鸟嘴”部分的场氧由于它的特殊的应力特性［７４】，成为总剂量的敏感区域。
这时候，提出了～种通过淀积的方式产生两层掺杂的氧化层结构［６９］［７０】，该结构具有抗辐射的能力。
１９９０一１９９９
９０年代，集成电路抗辐射加固的重点是对亚微米的多晶硅栅晶体管进行辐射加固。
由于栅氧的尺寸急剧缩小，所以此时的栅氧很难发生总剂量效应。
８０年代的文献已经指出：
一旦栅氧的厚度小于１０ｎｍ，栅氧的总剂量效应将消失［７１】。
事实证明了上述预测。
栅氧厚度小于１０ｖｔｍ的晶体管在９０年代被制造出来。
对体硅ＣＭＯＳ来说，主要的辐射加固问题是如何加固用作横向隔离的场氧？
９０年代末，为了满足等比例缩小的要求，浅槽隔离技术（ＳＴＩ）成为ＣＭＯＳ主流的隔离技术，这种技术完全消除了鸟嘴现象。
有趣的是，ＳＴＩ技术的抗辐射能力跟很多特性参数有关，
升级会员 