八路抢答器实验报告.docx

八路抢答器实验报告.docx

《八路抢答器实验报告.docx》由会员分享，可在线阅读，更多相关《八路抢答器实验报告.docx（11页珍藏版）》请在冰点文库上搜索。

八路抢答器实验报告

八路抢答器设计与制作

一、电路功能

1．主持人控制抢答器工作。

2．抢答有效时间为主持人按下按键后5秒内，其他时间按动抢答键无效。

3．抢答选手编号为0、1、2、3、4、5、6、7。

抢答开始后，若五秒内有人抢答，则由LED数码管显示最先抢答选手编号，否则无显示。

4．抢答开始后由蜂鸣器发出5声1秒的提示音，若在5秒内有人抢答，蜂鸣器立刻停止提示音。

并显示抢答选手编号。

二、电路基本参数

输入电压Vcc=5v

三、电路原理框图

图3-1八路抢答器组成电路

四、设计要求

5．有八个抢答按键，一个主持人控制按键。

6．抢答有效时间为主持人按下按键后5秒内，其他时间按动抢答键无效。

7．抢答选手编号为0、1、2、3、4、5、6、7。

抢答开始后，若五秒内有人抢答，则由LED数码管显示最先抢答选手编号，否则无显示。

8．抢答开始后由蜂鸣器发出5声1秒的提示音，若在5秒内有人抢答，蜂鸣器立刻停止提示音。

五、电路原理图及工作原理介绍

电路原理图如图2-1所示。

图2-1八路抢答器原理图

图中

为8个抢答按键。

74LS148为8线/3线优先编码器，其逻辑功能如表2-1所示。

8路输入信号

以及编码输出信号

均为负逻辑。

EI为使能控制端，低电平有效，当EI=0时，正常编码，否则所有输出端均为高电平。

当EI=0时，且

有输出时，

，否则

，可见GS为低电平时74LS148正常编码且有输入。

当EI=0时，且

无输入时，EO=0,可见EO为低电平时表示74LS148正常编码且无输入。

74LS279为4RS触发器，输入信号低电平有效。

其中，第一和第三RS触发器有两个置1端。

看

为主持人控制键，按下

将第一至第三RS触发器复位，将第四RS触发器置1。

在正常抢答期间，74LS279作为锁存器，将编码输出

和GS锁存，其中

反相输出，从而将负逻辑编码变为正逻辑，GS同相输出。

最后，编码信号经7段显示译码器74LS48译码由LED显示抢答选手编号。

74LS48内部有2K上拉电阻，可直接驱动共阴LED，不需要串联限流电阻。

由555定时器构成多谐振荡电路，震荡周期

占空比

。

该信号既是倒计数电路的时钟脉冲，又是蜂鸣器的发声的定时脉冲。

由74LS192构成5秒倒计时电路。

主持人按下

时，计数器置为6，然后开始倒计数，经6个脉冲后，计数值为0，以后保持0不变，除非主持人再次按下

置数，因为计数器最高输出

端与异步清零端CLR相连，当计数器为0时若继续倒计数，则

=1，使计数器清零。

主持人按下按键

复位后，计数器输出为6，前5个计数脉冲到来后，计数器输出分别为5、4、3、2、1，或门

输出高电平，若无人抢答，则与非门

打开，时钟脉冲经

，

到三极管T,蜂鸣器发出5声蜂鸣音。

计数器输出为0或有人抢答时，与非门

关闭蜂鸣器不再发声。

主持人按下按键

复位后，锁存器74LS279第四个RS触发器置1，输出端4Q为高电平；计数器74LS192置6，门

输出高电平，从而使门

输出低电平，编码器74LS148被选通，处于正常编码状态。

若有人抢答，则

，使锁存器4Q=0，从而使门

输出高电平，编码器74LS148被关闭，不再编码，输出全为高电平，锁存器输出保持不变。

若计数器计数到0，则门

输出为0，编码器74LS148同样被关闭，不再编码，输出全为高电平，锁存器输出保持不变。

编码器74LS148输出端EO与七段显示译码器74LS48的

相连，这是因为，无人抢答时和0号选手按下

抢答时，编码器具有相同的输出，而前者EO=0，使LED无显示，后者EO=0,显示0。

六、芯片简介

1.74LS192

　　74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：

图6-1 74LS192的引脚排列及逻辑符号

（a）引脚排列                      （b）逻辑符号

图中：

为置数端，

为加计数端，

为减计数端，

为非同步进位输出端，

为非同步借位输出端，P0、P1、P2、P3为计数器输入端，

为清除端，Q0、Q1、Q2、　　Q3为数据输出端。

其功能表如下：

表6-2 74LS192的功能表

             输入

    输出

MR

P3

P2

P1

P0

Q3

Q2

Q1

Q0

 1

 ×

 ×

 ×

×

×

×

×

0

0

0

0

 0

 0

×

 ×

d

c

b

a

d

c

b

a

 0

 1

 1

×

×

×

×

   加计数

 0

 1

 1

×

×

×

×

   减计数

2.74LS148

4LS148为8线－3线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线（0－7）进行3线（4-2-1）二进制（八进制）优先编码，即对最高位数据线进行译码。

利用选通端（EI）和输出选通端（EO）可进行八进制扩展。

芯片管脚如下图所示

图6-274LS148管脚图

　　0－7编码输入端（低电平有效）

　　EI选通输入端（低电平有效）

　　A0、A1、A2三位二进制编码输出信号即编码输出端（低电平有效）

　　GS片优先编码输出端即宽展端（低电平有效）

　　EO选通输出端，即使能输出端

图6-374LS148内部逻辑图

　　在优先编码器电路中，允许同时输入两个以上编码信号。

不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。

在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。

74148是一个八线-三线优先级编码器。

74148优先编码器为16脚的集成芯片，除电源脚VCC（16）和GND（8）外，其余输入、输出脚的作用和脚号如图中所标。

其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，EI是使能输入端，EO使能输出端，GS为片优先编码输出端。

表6-174LS148真值表

由74LS148真值表可列输出逻辑方程为：

　　　　A2=（I4+I5+I6+I7）EI

　　　　A1=（I2I4I5+I3I4I5+I6+7）·EI

　　　　A0=（I1I2I4I6+I3I4I6+I5I6+I7）·EI

当使能输入IE=0时，所有输出端群被封锁在高电平。

当使能输入IE=1时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：

I6,I5,I4,I3,I2,I0，I0等级排列。

使能输出端OE的逻辑方程为：

　　　　EO=I0·I1·I2·I3·I4·I5·67·EI，

此逻辑表达式表明当所有的编码输入端都是高电平（即没有编码输入），且EI=0时，EO才为零；

表明EO的低电平输出信号表示“电路工作，但无编码输入。

扩展片优先编码输出端GS的逻辑方程为：

GS=（I0+I1+I2+I3+I4+I5+I6+I7）·EI

此时表明只要任何一个编码输入段有低电平信号输入，且EI=0,GS即为低电平。

GS的低电平输出信号表示“电路工作，而且有编码输入。

”（GS=0）[1]

在《数字电子技术基础》中，EI表示S,EO表示Ys,GS表示YEX（EX为下标）

3.74LS48

74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中

74LS48/SN74LS48引脚功能图

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

表6-374LS48真值表

由74LS48真值表可获知74LS48所具有的逻辑功能：

（1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。

除DCBA=0000外，RBI也可以接低电平，见表1中1～16行。

（2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。

该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT=0）

此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。

该功能用于7段显示器测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）

此时BI/RBO端也作为输出端，LT端输入高电平信号，RBI端输入低电平信号，若此时DCBA=0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。

DCBA≠0，则对显示无影响。

该功能主要用于多个7段显示器同时显示时熄灭高位的零。

图27段显示译码器74LS48（a）逻辑图（b）方框图（c）符号图

图2给出了74LS48的逻辑图，方框图和符号图。

由符号图可以知道，4号管脚端具有输入和输出双重功能。

作为输入（BI）低电平时，G21为0，所有字段输出置0，即实现消隐功能。

作为输出（RBO），相当于LT，及CT0的与坟系，即LT=1，RBI=0，DCBA=0000时输出低电平，可实现动态灭零功能。

3号（LT）端有效低电平时，V20=1，所有字段置1，实现灯测试功能。

七、电路调试

1．在焊接好的电路板上各引出一条+5V的红色电源线和一条黑色地线；

2．在实验箱上练好电路，调出+5V后，分别将两条电源线和地线接上；

3.打开电源开关，按下复位轻触开关，蜂鸣器开始发出清晰的鸣响；

4.无人抢答时，蜂鸣器连续发出5声1秒的提示音，后蜂鸣器立刻停止提示音，数码管显示数字零

5.在5秒内有人抢答，蜂鸣器立刻停止提示音，数码管显示抢答人的编号-1。

八、测试结果

1、无人抢答时蜂鸣器鸣响五次，偶尔鸣响六次；

2、抢答选手编号1~8与显示编号0~7一一对应；

3、经过多次测试，无发生二次抢答的情况；

4、时钟电路产生的周期为一秒；

5、占空比为1/3。

九、存在问题及分析

1、无人抢答时显示与一号选手抢答显示编号相同，难以判断是否为一号选手于第五秒时按下抢答键。

2、考虑时钟周期误差的情况下，会引入一秒的误差，蜂鸣器提示音有几率鸣响4次或6次。

3、电阻标称值与电路计算值的差距会导致一定的误差。

十、总结

本次电子课程设计实习将理论与实践有机地结合，既考查了我们对理论知识的掌握程度，由反映了实际动手能力，更主要的是考查了我们对知识的综合运用以及创新设计思维能力，为今后的发展提供了一次良好的学习环境。

八路抢答器是以74LS48译码器和74LS148编码器为主体，其中另加了基本RS触发器为锁存电路、555构成倒计时与报警电路。

一学期的数电学习让我们对74LS系列和555有了一些了解，但是并不深入。

经过此次的课程设计我们对这些器件的功能、引脚功能、组合功能等等都有了深入的了解，对我们此后在专业课上的学习都有很大的帮助。

由于已有绘制原理图经验，在初期绘制电路原理图阶段还是比较顺利的。

可是进入排版过程了就开始遇到困难了。

刚开始用自动布线跳线始终无法完成布线，一连几天都没有进展。

无奈决定摈弃自动布线，开始手动布线。

手动布线虽然耗时很久，但是跳线却少了很多。

经过一天的奋战，我总算把PCB连线布好。

手动布线我清晰了解到每条线的连接，在之后的焊接工作的时候简单了很多。

焊接必须精益求精，一丝不苟，一点的差错都可能导致实验结果错误，因此必须准确无误还要工整，这样才能在调试中能比较轻松进行，也是整个电路可看性更好。

调试工作是个精细工作。

在调试过程中，有些问题是芯片本身损坏引起的，也有些是因为焊接问题引起的等因此排查过程需要特别有耐心，通过对芯片功能的检验，对焊点的检查最后检查出问题所在。

当最后解决问题时，电路的正确是非常振奋，也很有成就感和满足感。

调试过程中还发现了少了一条连线，即74LS10芯片的1脚与4脚，但系统并未提示，因此，调试不能仅仅根据PCB版图来查看线路，而应该回归原理图来调试。

由于稳压电源不是很稳定，多少有些干扰，我们在电源接入处加了电容来滤波，保证电源输入的稳定。

附录一实物图

实物图正面

实物图反面

附录二PCB图

PCD

附录三元器件清单

八路抢答器元器件清单

名称

型号

数量

备注

一、电阻

碳膜电阻

RT-0.25-2K

1

R12

碳膜电阻

RT-0.25-10K

9

R1~R9

碳膜电阻

RT-0.25-47K

2

R10R11

二、电容

瓷片电容

104-0.01uf

2

C2附加电容

电解电容

CD11-10V-10uf

1

C1

电解电容

CD11-10V-220uf

1

附加电容

电解电容

CD11-10V-330uf

1

附加电容

三、晶体管

三极管

9013

1

Q1

四、集成芯片

555定时器

NE555P

1

U6

8线/3线编码器

74LS148

1

U1

4RS触发器

74LS279

1

U2

计数器

74LS192

1

U7

七段显示译码器

74LS48

1

U3

三输入与门

74LS10

1

U5

三输入或门

CD4075

1

U8

五、开关

轻触按钮

6*6

9

SI~S9

六、喇叭

喇叭

0.5W

1

U9

七、数码管

数码管

1

U4

八、其它

排插

16T

4

排插

14T

2

排插

8T

1

铜板

150*100

1

焊锡丝

若干

导线

3色*8芯

若干

覆铜板

1

油纸

1