《数字逻辑要点.docx

上传人:b****0 文档编号:17628586 上传时间:2023-07-27 格式:DOCX 页数:20 大小:1.39MB
下载 相关 举报
《数字逻辑要点.docx_第1页
第1页 / 共20页
《数字逻辑要点.docx_第2页
第2页 / 共20页
《数字逻辑要点.docx_第3页
第3页 / 共20页
《数字逻辑要点.docx_第4页
第4页 / 共20页
《数字逻辑要点.docx_第5页
第5页 / 共20页
《数字逻辑要点.docx_第6页
第6页 / 共20页
《数字逻辑要点.docx_第7页
第7页 / 共20页
《数字逻辑要点.docx_第8页
第8页 / 共20页
《数字逻辑要点.docx_第9页
第9页 / 共20页
《数字逻辑要点.docx_第10页
第10页 / 共20页
《数字逻辑要点.docx_第11页
第11页 / 共20页
《数字逻辑要点.docx_第12页
第12页 / 共20页
《数字逻辑要点.docx_第13页
第13页 / 共20页
《数字逻辑要点.docx_第14页
第14页 / 共20页
《数字逻辑要点.docx_第15页
第15页 / 共20页
《数字逻辑要点.docx_第16页
第16页 / 共20页
《数字逻辑要点.docx_第17页
第17页 / 共20页
《数字逻辑要点.docx_第18页
第18页 / 共20页
《数字逻辑要点.docx_第19页
第19页 / 共20页
《数字逻辑要点.docx_第20页
第20页 / 共20页
亲,该文档总共20页,全部预览完了,如果喜欢就下载吧!
下载资源
资源描述

《数字逻辑要点.docx

《《数字逻辑要点.docx》由会员分享,可在线阅读,更多相关《《数字逻辑要点.docx(20页珍藏版)》请在冰点文库上搜索。

《数字逻辑要点.docx

《数字逻辑要点

 

CHANGZHOUINSTITUTEOFTECHNOLOGY

 

《数字逻辑系统课程设计》报告

专业:

计算机科学与技术

班级:

14计二

学生姓名:

程明迪

学号:

14030206

 

计算机信息工程学院

2016年元月

目录

第1章课题的概述3

第2章系统的构成4

第3章原理图的设计7

3.1器件的选用7

3.2所选器件构成的单元工作原理图15

3.3实现课题要求的总原理图17

3.4元器件目录清单17

第4章设计小结及体会18

第1章课题的概述

1.1设计目的、意义

1.了解计时器主体电路的组成及工作原理;熟悉采用异步时序电路设计方法实现课题要求;熟悉集成电路及有关电子元器件的使用。

2.掌握异步时序电路设计方法,结合课题一完成整点报时电路设计,解决有关实际问题,锻炼综合应用能力。

1.2课设内容、要求、达到的性能指标,设计思路

1.2.1内容

设计一个具有秒、分、时显示的数字电子钟,能够做到校时、校分、校秒。

1.2.2设计要求

1.根据计时器的方框图和指定器件,完成计时器主体电路设计及实验;

2.利用异步时序电路的方法,设计一个24进制的时控电路,要求当计数器运行到23时59分59秒时,秒个位计数器再接收一个秒脉冲信号后,计数器自动显示为00时00分00秒,完成进制的计时要求;

3.具有校时、分、秒;

4.在实验板上安装、调试出课题所要求的计时器;

5.画出逻辑电路图、时序图,并写出设计报告。

1.2.3性能指标

1、设计信号发生器并产生1HZ频率的时钟脉冲信号;

2、实现精准的时、分、秒显示计时;

3、可以手动校正:

能分别进行分、时的校正。

只要将开关置于手动位置,可分别对分、时进行手动脉冲输入调整或连续脉冲输入的校正。

1.2.4设计思路

数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成,各部分电路都是数字电路中应用最广的基本电路。

计时器主体框图如图1-1所示。

石英晶体振荡器产生的时标信号送到分频器,分频电路将时标信号分成每秒一次的方波作为秒信号。

秒信号送入计数器进行计数,并将累计结果以“时”、“分”、“秒”的数字显示出来。

“秒”显示由两级计数器和译码器组成的十进制电路实现。

“分”显示电路与“秒”相同;“时”显示电路由两级计数器和译码器组成的二十四进制计数电路来实现。

所有计时结果由六位LED七段显示器显示。

本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门,采用异步连接设计构成数字电子钟。

分、秒均使用60进制循环计数,时使用24进制循环计数。

1.3设计应用的原理及理论

数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160,根据时分秒各个部分的的不同功能,设计成不同进制。

秒的个位,需要10进制计数器,十位需6进制计数器(计数到59时清零并进位)。

秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数到24时,使计数器的小时部分清零,从而实现整体循环计时的功能。

第2章系统的构成

2.1总体框图

 

2.2各模块框图

2.2.1石英晶体振荡器设计

石英晶体振荡器的作用是产生一个标准频率信号,然后再由分频器分成时间秒脉冲,因此振荡器振荡的精度与稳定度,决定了计时器的精度和质量。

振荡电路由石英晶体、微调电容、反相器构成,如图1-2所示。

图中Rf为反馈电阻(10~100MΩ),目的是为CMOS反相器提供偏置,使其工作在放大状态(而不是作反相器用)。

C1是频率微调电容取3/25PF,C2是温度特性校正用电容,一般取20~50PF。

非门2起整形作用。

晶体振荡器件目前多数采用石英电子手表用晶振32768HZ,32768是2的15次方,经过15级二分频即可得到1HZ(信号)。

从时钟精度考虑,晶振频率愈高,计时精度就愈高,但耗电将增大。

2.2.2石英晶体振荡器设计分频器设计

采用32768HZ晶振,用n位二进制计数器进行分频,可得1/2n频率信号,要得到1秒信号,则n=15。

根据以上分析,可用CD4060十四位串行计数器/振荡器来实现分频和振荡。

如图1-3所示,但由于CD4060只能实现14级分频,少了一级分频,所以必须外加一级分频,可用CD4013双D触发器来实现。

3.2.2.3计数器设计

来自分频器的秒信号,分别送到秒、分、时的十位和个位。

秒、分计数器为60进制,小时计数器为24进制。

这种计数器的设计可采用异步反馈置零法,先按二进制计数级联起来构成计数器,当计数状态达到所需的模值后,经门电路译码、反馈,产生“复位”脉冲将计数器清零,然后重新开始进行下一循环。

1.60进制计数

秒计数器由秒个位计数器JS1和秒十位计数器JS2组成。

JS1组成十进制计数,JS2组成六进制计数。

十进制计数用反馈归零法设计,在课本上介绍较多,这里不再多讲。

如果用CD4510(四位十进制计数器)来设计本课题,那么十进制计数设计更简单了。

六进制计数的反馈方法是当CP输入第六个脉冲时,输出状态“Q3Q2Q1Q0=0110”,用与门将Q2Q1取出,送到计数器CR清零端,使计数器归零,从而实现六进制计数。

如图所示采用CD4510设计的60进制计数器,可作为秒、分计数器用。

2.24进制计数

当个位计数状态为“Q3Q2Q1Q0=0100”,十位计数状态为“Q3Q2Q1Q0=0010”时,即24时,通过把个位Q2、十位Q1相与后的信号送到个位、十位清零端CR,使计数器复零,从而实现24进制计数。

如图所示。

2.2.4译码和显示电路

译码是把给定的代码进行翻译,变成相应的状态。

用来驱动LED七段码的译码器常用的有CD4511中规模集成电路,它具有四位输入码BCD码(带锁存)输出七段码(带驱动)的功能。

2.2.5校时电路

刚接通电源时,时钟都需要进行时间校准。

如图所示的校时电路由CMOS电路和三只开关(K1~K3)组成,分别实现对时、分、秒的校准。

开关选择有“正常”和“校时”两档。

校“时”、“分”的原理比较简单,当开关打在“校时”状态,秒脉冲时进入个位计数器,实现校对功能。

校“秒”时,送入2HZ(0.5秒)信号,可方便快速校对。

图中与非门电路可采用CD4011实现。

第3章原理图的设计

3.1器件的选用

3.1.1元器件

1.CD4510四位十进制同步加/减计数器

2.CD4511四位锁存/七段译码器/驱动器

4.七段LED共阴0.5数码管

5.CD4011四二输入与非门

6.D4069六反相器

7.CD4011四-二输入与非门

9.CD4081二输入与门

10.晶振32768HZ

11.电阻、电容、导线、开关

3.1.2仪器设备

1.数字逻辑实验箱一台

2.示波器一台

3.频率计一台

4.+12V稳压电源一台

5.提供实验箱一台或数字电子计时器组件一块

6.实验板一块

3.1.3各芯片引脚图,功能图

CD4510为一位十进制加/减可逆循环计数器,六个与非门与四个或非门构成了不循环控制电路。

由开关1S来选择计数器的“加”、“减”,当开关接高电平时为加,当开关接低电平时为减。

为防止电压过高,开关1S接上拉电阻6R到+5V,6R阻值定为10K。

 

表3-1CD4510逻辑功能表

CIN

U/

PE

R

工作状态

1

×

0

0

停止计数

0

1

0

0

加法计数

0

0

0

0

减法计数

×

×

1

0

预置数

×

×

×

1

复位

表3-1为CD4510的逻辑功能表,通过上表可以得到加减不循环控制的原理。

当Q0~Q3输出为“9”,U/

接高电平时,通过与非门和或非门的控制,INC反馈为高电平,此时停止加法计数。

同理,当Q0~Q3输出为“0”,U/

接低电平时,INC反馈为高电平,此时停止减法计数。

为防止CD4511输出的电流过大,在七段数码管的每个输入管脚上都接了一个小电阻作为保护,取值为300Ω。

CD4511是一个用于驱动共阴极LED(数码管)显示器的BCD码—七段码译码器,特点如下:

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流;

可直接驱动LED显示器。

 

4511引脚图:

其功能介绍如下:

BI:

4脚是消隐输入控制端,当BI=0时,不管其它输入端状态如何,七段数码管均处于熄灭(消隐)状态,不显示数字。

LT:

3脚是测试输入端,当BI=1,LT=0时,译码输出全为1,不管输入DCBA状态如何,七段均发亮,显示“8”。

它主要用来检测数码管是否损坏。

LE:

锁定控制端,当LE=0时,允许译码输出。

LE=1时译码器是锁定保持状态,译码器输出被保持在LE=0时的数值。

A1、A2、A3、A4、为8421BCD码输入端。

CD4511的内部有上拉电阻,在输入端与数码管笔段端接上限流电阻就可工作。

1.CD4511的引脚

CD4511具有锁存、译码、消隐功能,通常以反相器作输出级,通常用以驱动LED。

其引脚图如3-2所示。

各引脚的名称:

其中7、1、2、6分别表示A、B、C、D;5、4、3分别表示LE、BI、LT;13、12、11、10、9、15、14分别表示a、b、c、d、e、f、g。

左边的引脚表示输入,右边表示输出,还有两个引脚8、16分别表示的是VDD、VSS。

2.CD4511的工作原理

CD4511的工作真值表如表3-2

锁存功能

译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。

当LE为“0”电平导通,TG2截止;当LE为“1”电平时,TG1截止,TG2导通,此时有锁存作用。

如图3-3

(3)译码

CD4511译码用两级或非门担任,为了简化线路,先用二输入端与非门对输入数

据B、C进行组合,得出、、、四项,然后将输入的数据A、D一起用或非门译码。

(4)消隐

BI为消隐功能端,该端施加某一电平后,迫使B端输出为低电平,字形消隐。

消隐控制电路如图3-4所示。

消隐输出J的电平为

J==(C+B)D+BI

如不考虑消隐BI项,便得J=(B+C)D

据上式,当输入BCD代码从1010---1111时,J端都为“1”电平,从而使显示器中的字形消隐。

 

8421BCD码对应的显示见下图:

 

选用共阴极数码管,对于CD4511,它与数码管的基本连接方式如下图:

 

 

4069引脚图如下:

CD4081引脚图如下:

3.2所选器件构成的单元工作原理图

3.2.1分,秒计时电路的设计

秒﹑分﹑为60﹑60进制计数器。

秒﹑分﹑均为60进制,即显示00—59,它们的各位为十进制,十位为六进制。

数字钟采用计数器使用的是CD4510加减计数器,数字钟采用的是加计数功能。

其连接图如图6。

整个系统由脉冲电流从CLK端输入,驱动计数器CD4510计数,CD4510以8421BCD码进行十进制计数,并接把结果传输给译码器CD4511,CD4511将其译码驱动共阴极数码管显示出数字。

其中秒的各位直接向十位进位,其进位信号直接输给十位的CLK端。

秒的十位为六进制计数器,只要将其输出的11.14角接入与门回送到RST端即可。

仅为连接图如图7分位其功能和秒位类似,在此就不一一列出了,不过,其各位的脉冲信号要接秒十位的进位信号,其他都一样。

 

 

3.2.2小时计时电路的设计

小时为24进制计数器。

小时为24进制,即显示00—23,它们的各位为十进制,十位为2进制。

数字钟采用计数器使用的是CD4510加减计数器,数字钟采用的是加计数功能。

其连接方法是十位的11角和个位的14角接入一个与门回送到十位和个位的RST端,其连接图如图8。

 

 

3.3实现课题要求的总原理图

3.4元器件目录清单

1.CD4510四位十进制同步加/减计数器

2.CD4511四位锁存/七段译码器/驱动器

4.七段LED共阴0.5数码管

5.CD4011四二输入与非门

6.D4069六反相器

7.CD4011四-二输入与非门

9.CD4081二输入与门

10.晶振32768HZ

11.电阻、电容、导线、开关

第4章设计小结及体会

这次数电的课程设计,我有努力的去完成。

这次课程设计只有3天的时间,时间还是很紧凑的。

一开始是画原理图,但是好多知识不懂,所以就先拿出数电书复习相关资料,比如七段译码显示器、计数器、振荡器,还有些逻辑电路图等等,然后再查询老师说的各种芯片的资料,一个一个仔细了解,知道各引脚的功能,然后一个片子一个片子地连图,连完后仿真出现问题就再进行修改,耗费的时间也挺长的,因为对数电的逻辑图不是那么了解,但是看着画好的电路图仿真出来的那一刻还是非常开心的,觉得这么多的时间花费值得。

接着就是要进实验室了,其实心里还是很紧张的,要把电路图在实物中连接出来没那么容易,而且总觉得电路图这么复杂要把实物连出来肯定很难,所以早上很早就去了实验室,老师先讲了一点注意点,然后就让我们开始做了,一开始根本不知道应该怎么做,只会按着原理图连线,什么都不懂,当然是遇到了很多问题,一开始数码管出现了数字,但却是倒着计时的,然后我们检查了线路,经调整后终于发现了问题,加以改正后终于对了,那时真的很开心。

接下来就是秒的个位到十位不进位,这又让我们头疼了,我们就不停检查电线,最后迫不得已把线全部拔掉重新连接,终于找到了出错的地方。

接下来就是分的设计,它和秒一样是六十进制,接法一样。

但接到时的时候,明明是二十四进制的,而我们显示器接到100才返回,找了很久的错误都没有找到错误,我们着急的好想拔掉重接,但我们从别人那得知原来是我们的原理图一处连接错误了,这一处改完了,我们的数字钟终于都正确了,那时真的很开心。

最后是校时、校分和校秒,这个步骤很快连好了,但是校对的不准确,秒跳得特别快,改哪都不对,后来仔细检查了原理图和连的线,和做好的同学比较之下,找到了原因。

最后全部弄完了,我们拍照留恋,看着自己把这么多线接正确,真的很有满足感。

我做课程设计同时也是对课本知识的巩固和加强,由于课本上的知识太多,平时课间的学习并不能很好的理解和运用各个元件的功能,而且考试内容有限,所以在这次课程设计过程中,我们了解了很多元件的功能,并且对于其在电路中的使用有了更多的认识。

平时看课本时,有时问题老是弄不懂,做完课程设计,那些问题就迎刃而解了。

而且还可以记住很多东西。

比如一些芯片的功能,平时看课本,这次看了,下次就忘了,通过动手实践让我们对各个元件映象深刻。

认识来源于实践,实践是认识的动力和最终目的,实践是检验真理的唯一标准。

所以这个期末测试之后的课程设计对我们的作用是非常大的。

通过这次课程设计使我懂得了理论与实际相结合是很重要的,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,才能真正为社会服务,从而提高自己的实际动手能力和独立思考的能力。

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 表格模板 > 合同协议

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2