位同步技术的fpga实现开题报告.docx

位同步技术的fpga实现开题报告.docx

《位同步技术的fpga实现开题报告.docx》由会员分享，可在线阅读，更多相关《位同步技术的fpga实现开题报告.docx（6页珍藏版）》请在冰点文库上搜索。

位同步技术的fpga实现开题报告

位同步技术的fpga实现开题报告

篇一：

位同步的FPGA实现,论文完整打印版

　　（XX届）

　　本科毕业设计（论文）资料

　　湖南工业大学教务处

　　XX届

　　（论文）

　　第一部份

　　资料毕业论文本科毕业设计

　　（XX届）

　　本科毕业设计（论文）

　　XX年5月

　　摘要

　　同步是通信系统中很重要的一个进程，它能够使通信系统更稳固、更靠得住、更准确，它是数字通信系统有顺序进行的技术支撑。

同步分为位同步、帧同步和载波同步，咱们对数字通信信号的同步除载波同步和帧同步之外，还要进行位同步。

位同步也确实是保证接收端准确有效抽样裁决数字基带信号序列的基础，一样位同步信号从解调后的基带信号中提掏出来，同时也能够从已调频带信号当中直接提取位同步信号，一样能够进行一元中央位置采样的决定，最好是在接收元素终止时刻采样的决定。

位同步有插入导频法（一种外同步法）和直接法（一种自同步法），本文运用了数字锁相法提取位同步电路的方案，以大规模可编程逻辑器件FPGA为主操纵器，以VHDL硬件描述语言为要紧语言对其进行在线编程，在QuartusⅡ软件工具中进行仿真和调试，以达到功耗低、本钱低、效率高的技术要求。

　　关键词：

位同步；数字锁相电路；FPGA；VHDL；QuartusⅡ

　　ABSTRACT

　　Synchronizationisaveryimportantprocessincommunicationsystem,itcanmakethesystemmorestable,morereliable,moreaccurate,itisthedigitalcommunicationsystemhasthetechnicalsupportoftheorder.Synchronizationisdividedintobitsynchronization,framesynchronizationandcarriersynchronization,weonthedigitalcommunicationsignalinadditiontoframeandcarriersynchronizationandbitsynchronization.Bitsynchronizationisthebasistoensurethecorrectandeffectivedecisionreceiversamplingdigitalbasebandsignalsequence,generalsynchronizationsignalisextractedfromthebasebanddemodulatedsignals,butalsocandirectlyextractbitsynchronizationsignalfromthefrequencybandsignalhas,ingeneralcanbeacentralpositionsamplingdecisions,preferablyinthereceivingelementsintheendtimesamplingdecision.Bitsynchronizationisthepilotinsertionmethod（akindofexternalsynchronizationmethod）anddirectmethod（aselfsynchronizingmethod）,thispaperusesdigitalPLLmethodofbitsynchronizationcircuitextraction,withthelarge-scaleprogrammablelogicdeviceFPGAasthemaincontroller,usingtheVHDLhardwaredescriptionlanguageisthemainlanguageoftheonlineprogramming,simulationanddebugginginQuartusⅡsoftwaretools,tomeettherequirementsoflowpowerconsumption,lowcost,highefficiencytechnology

　　Keywords:

Bitsynchronization（symbolextractionprocess）;digitalphaselockedloopcircuit（bitsynchronizationcircuit）;FPGA;VHDL;QuartusⅡ

篇二：

FPGA位同步信号的提取开题报告

　　本科毕业设计开题报告

　　题目基于FPGA的基带信号的位同步电路的研究与实现学生姓名学号

　　所在院（系）

　　专业班级

　　指导教师

　　XX年3月18日

　　1

　　2

　　3

　　4

篇三：

《基于FPGA的直接数字合成器设计》开题报告

　　天津职业技术师范大学

　　TianjinUniversityofTechnologyandEducation

　　毕业设计开题报告

　　基于FPGA的直接数字合成器设计

　　学院：

电子工程学院

　　班级：

应电0711班

　　学生姓名：

牟玉龙

　　指导教师：

刘新月

　　职称：

讲师

　　XX年11月22日

　　开题报告填写要求

　　1．开题报告作为毕业设计答辩委员会对学生答辩资格审查的依据材料之一，应在指导教师指导下，由学生在毕业设计工作前期完成，经指导教师签署意见、专家组及学院教学院长审查后生效；

　　2．开题报告必需用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴；

　　3．毕业设计开题报告应包括以下内容：

（1）研究的目的；

（2）要紧研究内容；

　　（3）课题的预备情形及进度打算；

　　（4）参考文献。

　　4．开题报告的撰写应符合科技文献标准，且很多于XX字；参考文献应很多于15篇，包括中外文科技期刊、教科书、专著等。

　　5．开题报告正文字体采纳宋体小四号，1.5倍行距。

附页为A4纸型，左侧距3cm，右边距2cm，上下边距为2.5cm，字体采纳宋体小四号，1.5倍行距。

　　6．“课题性质”一栏：

　　“课题来源”一栏：

　　“功效形式”一栏：

　　1.研究背景

　　在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由运算机自动调剂的信号源。

采纳诸如MAX038信号发生器芯片外加电阻及切换开关等器件尽管也能调剂频率和幅度，但这种调剂是离散的，且电路复杂，利用不方便。

而采纳直接数字合成芯片DDS及外加D/A转换芯片组成的可控信号源，可产生正弦波、调频波、调幅涉及方波等，而且其信号的频率和幅度可由微机来精准操纵，调剂超级方便。

　　另外随着21世纪的到来，人类正在跨入信息时期。

现代通信系统的进展方向是功能更强，体积更小，速度更快，功耗更低。

而大规模可编程器件FPGA在集成度、功能和速度上的优势正好知足通信系统的这些要求。

因此今天不管是民用的移动、程控互换机、集群电台、广播发射机和调制解调器,仍是军用的雷达设备、图形处置仪器、遥控遥测设备、加密通信机中,都已普遍地利用大规模可编程器件。

由于数字技术在处置和传输信息方面的各类优势，数字技术和数字集成电路的利用已经成为组成现代电子系统的重要标志。

　　电子系统的集成化，不仅可使系统的体积小、重量轻且功耗低，更重要的是可使系统的靠得住性大大提高。

因此自集成电路问世以来，集成规模便以10倍/6年的速度增加。

从20世纪90年代初以来，电子系统日趋数字化、复杂化和大规模集成化。

为知足个人电脑、无绳和高速数据传输设备的进展需求，电子厂商们越加迫切地追求电子产品的高功能、优品质、低本钱、微功耗和微小封装尺寸。

为达到此目标，必需采纳少量的IC器件使面积尽可能小。

　　2.研究目的

　　正弦信号发生器作为电子技术领域中最大体的电子仪器，普遍应用于航空航天测控、通信系统、电子对抗、电子测量、科研等各个领域中。

随着电子信息技术的进展，对其性能的要求也愈来愈高，如要求频率稳固性高、转换速度快，具有调幅、调频、调相等功能。

　　随着数字信号处置和集成电路技术的进展，直接数字频率合成（DDS）的应用也愈来愈普遍。

DDS具有相位和频率分辨率高、稳固度好、频率转换时刻短、输出相位持续、能够实现多种数字与模拟调制的优势，而可编程门阵列（FPGA）具有集成度高、通用性好、设计灵活、编程方便、能够实现芯片的动态重构等特点，因此能够快速地完成复杂的数字系统。

由于模拟调相方式有生产性差、调试不方便、调制度操纵不精准等缺点，因此采纳数字方式实现各类模拟调制也愈来愈普遍。

此刻许多DDS芯片都直接提供了实现

　　多种数字调制的功能，实现起来比较简单，而要实现模拟线性调制具有必然的难度。

波形发生器运用EDA技术，通过巧妙的软件设计和简易的硬件电路，产生数字式的正弦波相位、频率和幅值可调的信号。

信号的频率、相位可通过键盘输入并显示。

与现有各类型波形发生器比较而言，产生的数字信号干扰小，输出稳固，靠得住性高，专门是操作简单方便，本钱低。

　　3.课题整体设计

　　本设计要紧研究用现场可编程逻辑器件FPGA实现DDS功能，产生频率、相位可调的正弦波信号，及其各功能模块由硬件描述语言VHDL来实现和仿真的方式。

　　3.1信号发生器

　　信号发生器由接口电路、FPG

A、低通滤波器、D/A转换等部份组成，其中要紧为用FPGA实现直接数字频率合成器（DDS）的功能。

通过键盘送入频率操纵字、相位操纵字和幅值操纵字，使其输出必然频率、相位和幅值的正弦波信号，经太低通滤波器后形成滑腻的正弦波。

　　3.2FPGA设计DDS电路的实现

　　FPGA设计的DDS系统要紧由相位累加器及相位/幅度转换电路组成。

依照设计的具体要求，采纳VHDL硬件描述语言实现整个DDS电路，不仅利于设计文档的治理，而且方便设计的修改和扩充，还能够在不同FPGA器件之间实现移植。

　　输出

　　图3-1直接数字频率合成器原理框图

　　3.2.1相位累加器部份

　　在用FPGA设计DDS电路的时候，相位累加器是决定DDS电路性能的一个关键部份。

相位累加器要保证较高的资源利用率，又能提高系统的性能和速度。

设计中整个系统为了进一步提高速度，在设计相位累加器模块和加法器模块时采纳FPGA单元库中16～32位加法器，它们能够很容易地实现高达32位的相位累加器，同时能够大大提高