数字频率计课程设计.docx
《数字频率计课程设计.docx》由会员分享，可在线阅读，更多相关《数字频率计课程设计.docx（10页珍藏版）》请在冰点文库上搜索。
数字频率计课程设计
燕山大学
EDA课程设计报告书
题目：
数字频率计
如需电路请下载后私信
姓名：
班级：
学号：
成绩：
（注：
此文件应以同学学号为文件名）
一、设计题目及要求
1、输入为矩形脉冲，频率范围0~999KHz；
2、用三位数码管显示；只显示最后的结果，不要将计数过程显示出来；
3、单位为Hz和KHz两档，自动切换，要有档位提示；
4、超出测量范围，显示3条短线“---”，且发出间隔为1s的蜂鸣报警。
2、设计过程及内容
脉冲信号频率就是在一秒时间内所产生的脉冲个数，表达式f=N/T，f为被测信号的频率；N为计数器所累计的脉冲个数；T为产生N个脉冲的时间，所以在1s时间内计数器所记录的结果就是被测信号的频率。
此设计电路可分为：
分频模块、报警电路模块、数据选择模块、锁存器模块、档位模块和扫描显示模块。
1、总体电路图
2、各部分电路图及功能说明
2.1、计数器及报警电路输出电路
功能及设计说明：
本电路使用了七个74160十进制计数器。
其中从左起的前六块74160为计数功能，最后一块提供报警的信号输出。
在作为计数器的六块74160计数器中，从左起的前三块实现的是0~999Hz的计数及数据输出。
如果超出该范围后三块74160计数器会有高电平输出，然后用后三块12个数据输出端的或门组合成档位控制信号。
当高位输出超量程时，最后一块74160计数器会有高电平输出，然后用其输出端或门实现报警的功能。
计数器及报警输出电路图
2.2数据选择器模块
功能及设计说明：
000模块是总线的数据选择器。
当SEL=0时，选择A总线输入即低三位，当SEL=1时B总线输入即低三位。
SEL由“jishu”模块即计数器模块dangweixuanze输出端控制。
数据选择器电路
2.3、锁存器模块
功能及设计说明：
本电路用两个74273，上一个数据选择器的数据从Hz00~KHz23输入到74273中存储。
当有CLK脉冲时，数据从1~12输出。
其中CLK接1S的时钟信号，其时钟上升沿在计数器时钟下降沿之前实现锁存，并且锁存器时钟高电平也持续到计数器时钟下降沿之前。
锁存器模块电路
锁存器与计数器时钟仿真图：
2.4、报警电路模块
功能及设计说明：
此电路是用一个D触发器，输入端接的是计数器的最后一块74160的输出端fengming，时钟信号的周期为1S。
信号输出端接到蜂鸣器上，实现报警。
报警电路
2.5、档位模块
功能及设计说明：
设置量程开关L=0单位显示Y，当L=0时，为0~999Hz的量程档。
Y显示为红色，即单位为Hz，当L=1时，为1~999KHz的档，Y显示为绿色色，单位为KHz。
档位控制电路：
2.6、扫描显示模块
功能及设计说明：
该部分由74160和四个74151构成，用来控制显示器的轮流开关。
当扫描频率超过200Hz时，超出人眼睛的识别惯性范围，即可以在显示器上显示出稳定的数字。
为减少占用外部时钟端口，此设计选择的是用来分频的时钟5.859KHz的时钟。
扫描显示电路：
2.7、超出范围显示
功能及设计说明：
本模块由7448、与门和或门组成，7448的输出端abcdef与报警器的输出端取非后相与，再接入试验箱。
G和报警器的输出端相或再接试验箱。
这样就能实现在超量程时显示“---”。
超出范围显示电路图
2.8、分频模块
功能及设计说明：
本模块由74160级联成5859计数器，进位端输出给计数器时钟并且连接LDN端清零，令引出5858进位端用与门相连输出给寄存器时钟输入。
同时将5856对应的输出端引出介入与门，输出为寄存器的时钟输入，并且此输出端再接入一个74161计数器，实现频率为0.5Hz的输出，接入报警模块中与D触发器输出端相与，实现隔一秒蜂鸣一秒。
电路图
仿真图：
3、设计结论
在设计计数器和锁存器模块时钟时序的问题上理解错误，导致数码管显示有间隔，隔一秒显示一次，经过反复思考外加两级锁存模块实现数字连续。
但由于刷新频率为两秒一次，感觉过低。
经过老师点拨，才设计出本次课程设计最优的一个方案，实现了每秒刷新一次，并且经过多次分频调试尽可能的减小器件演示等问题带来的误差，使得本次课程设计成果的精度一再的提升。
通过本次为期两周的课程设计，让我们通过实践，将课本上学到的知识运用到实际，并且锻炼了我们查阅资料并运用的能力，也锻炼了我们动手操作的能力，较为熟练的使用MaxplusII，也更加深刻的理解了数字电子技术这门课可以运用到的领域及其用处，使得我们增加了对本专业的学习的兴趣，更加喜欢通信工程这一专业。
升级会员 