期中测试题部分参考答案.docx
《期中测试题部分参考答案.docx》由会员分享，可在线阅读，更多相关《期中测试题部分参考答案.docx（5页珍藏版）》请在冰点文库上搜索。
期中测试题部分参考答案
期中测试题部分参考答案
D
一、
二、
三、判断题（如果错误，请纠正）
1．存储程序的基本含义是将编好的程序和原始数据事先存入主存中。
√
2．计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。
×
指的是每秒执行多少条指令或每秒执行多少次浮点运算。
3．一个16K×32位的存储器，其地址线和数据线的总和是46。
√
4．在同步通信中，一个总线周期的传输过程是：
先传输数据，再传输地址。
×先地址后数据。
5．计算机存储数据的基本单位是字节（Byte）。
×位（bit）
6．邮局对信件进行自动分拣，使用的计算机技术是模式识别。
√
7．在三种集中式总线控制中，独立请求方式对电路故障最敏感。
×链式查询。
8．磁盘的盘面上有很多半径不同的同心圆，这些同心圆称为柱面。
×磁道
9．存取周期是指启动一次存储器操作到完成该操作所需的时间。
×
启动一次存储器操作到完成该操作所需的时间称为存取时间。
10.CPU访问主存储器的时间是由存储体的容量决定的，存储容量越大访问存储器所需要时间就越长。
×CPU范围主存储器的时间与存储体的容量无关。
11.用1024×1芯片组成8KB存储器，CPU提供地址线A0～A15，其中A0为高位，则加到各芯片地址端的地址线是A0～A9。
×
因为A0为高位，A15是低位，加到各芯片地址端的是地址线的低10位，为A6～A15。
12.一般情况下，ROM和RAM在存储体中是统一编址的。
√
13．集中刷新方式在刷新时间内并不影响CPU的读写操作。
×
集中刷新方式在刷新期间，CPU不能访问内存。
14.在程序的执行过程中，Cache与主存的地址映射是由硬件自动完成的。
√
15.用户编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。
√
四、问答题
1．计算机的硬件是由哪些部件组成的？
它们各自有哪些功能？
计算机的硬件由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。
它们各自的功能如下。
输入设备：
把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。
输出设备：
将计算机的处理结果以人或其他设备所能接受的形式送出计算机。
存储器：
用来存放程序和数据。
运算器：
对信息进行处理和运算。
控制器：
按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。
2．某总线在一个总线周期中可并行传送8个字节数据，假设一个总线周期等于一个时钟周期，总线的时钟频率是66MHz，求总线的带宽。
8B/T=8B×f=8B×66MHz=528MBps
3．什么是总线判优？
为什么需要总线判优？
总线判优是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占有总线。
因为总线传输的特点是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。
4．什么是总线标准？
为什么要定制总线标准？
总线标准是国际公布或推荐的互联各个模块的标准，这个标准为各模块互联提供一个标准界面，这个界面对它两端的模块都是透明的，即界面的任一方只需根据总线标准的要求完成自身一方接口的功能，而不必考虑对方与界面的接口方式。
指定总线标准使系统设计简化，便于模块生产批量化，确保其性能稳定，质量可靠，实现可移化，便于维护等，较好地解决了系统、模块、设备与总线之间不适应、不通用及不匹配等问题。
五、综合题
1．求有效信息位为01101110的海明校验码。
2．CPU执行一段程序，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。
求：
Cache-主存系统的命中率、平均访问时间和效率。
命中率为1900/（1900+100）=0.95
平均访问时间=50ns×0.95+250ns×（1-0.95）=60ns
设访问缓存的时间为t，访问主存的时间为5t,则：
效率=访问缓存时间/平均访问时间×100%=t/（0.95×t+（1-0.95）×5t）×100%=83.3%
3.已知地址总线A15～A0，其中A0是最低位。
用ROM芯片（4K×4）和RAM芯片（2K×8）组成一个半导体存储器，按字节编址。
该存储器ROM区的容量为16KB，RAM的容量为10KB。
问：
（1）组成该存储器需要用多少块ROM芯片和RAM芯片？
（2）该存储器一共需要多少根地址线？
ROM芯片、RAM芯片各需连入哪几根地址线？
（3）需设置多少个片选信号，分别写出各片选信号的逻辑式。
4．某微机的寻址范围为64KB，其存储器选择器信号为M，接有8片8KB的存储器，试回答下列问题：
（1）画出选片译码逻辑图；
（2）写出每片RAM的寻址范围；
（3）如果运行时发现不论往哪片存储器存放8KB数据，以A000H起始地址的存储芯片都有相同的数据，分析故障原因。
（4）若发现译码器中的地址线A13与CPU断线，并搭接到高电平的故障，问结果如何？
5.设某主机容量32MB，cache容量为8KB。
每字块8个字，每字32位。
设计一个八路组相联映射的cache组织。
（1）画出主存地址字段中各段的位数。
（2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复8次，问命中率是多少？
（3）若cache速度是主存速度的4倍，试问有cache和无cache相比，速度提高多少倍？
（4）系统的效率是多少？
升级会员 