高等电子技术复习大纲.docx
《高等电子技术复习大纲.docx》由会员分享，可在线阅读，更多相关《高等电子技术复习大纲.docx（12页珍藏版）》请在冰点文库上搜索。
高等电子技术复习大纲
高等电子技术复习大纲
一、现代电子技术
一、基本概念
1、VFA、CFA的特点（PPTP5）
VFA：
电压反馈放大器；以电压信号作输入、输出及反馈信号，因此在工作速度、频率等性能方面不能满足高速系统的要求。
电压反馈放大器的增益带宽积是不变的，这样增加放大器的带宽就必须牺牲放大器的增益。
CFA：
电流反馈放大器；以电流为输入信号、以电压为输出信号，其闭环宽带与闭环增益基本无关，带宽可以做得很宽，调整时间很短（，当其同相输入端与反相输入端产生差值电流时，电路产生响应，逐级放大，最后转化为电压输出。
采用CFA技术设计与制造的模拟集成电路在工作速度、精度、带宽和线性度方面均获得很高性能。
）
2、仪用放大器的特点（书P28）
仪用放大器是一种闭环、差动输入的增益单元，用来精确地放大输入信号电压。
理想的仪用放大器应具有无限大的输入阻抗且输出阻抗等于零，增益AV已知且可外部设定，没有非线性问题，带宽无限宽，完全共模抑制，无直流漂移。
鉴于上述性能，仪用放大器往往用来精确放大载于高共模电压上的小差动信号。
典型的仪用放大器由三个运放和几个电阻组成。
3、隔离放大器的特点、作用与分类（书P28，P34）
特点：
（资料P3）隔离放大器是一种在输入信号、输入电路和放大器输出之间有欧姆隔离的器件，它由仪器放大器（或运放）和单位增益隔离级构成。
单位增益隔离级完全隔离了器件的输入和输出（欧姆隔离），使电信号没有欧姆连续性。
理想的隔离放大器要求电信号完全没有欧姆连续性，被传送的信号则要求无任何衰减，信号源不必接地。
作用：
隔离放大器优良的输入输出欧姆隔离特性，使它适合于用做医疗监护仪器和病人之间的接口。
隔离电平高且漏电流极小，对保护电子仪器有重要的作用。
分类：
（1）按隔离模式分类：
①两口隔离：
指信号输入部分和信号输出部分欧姆隔离。
②三口隔离：
指输入、输出和供电部分三部分彼此欧姆隔离。
（2）按隔离方法分类：
①光电隔离；②电容隔离；③变压器隔离（电磁隔离）
4、有源滤波器的特点、分类与作用（书P47，P49）
特点：
有源滤波器由运算放大器、电容和电阻构成，与无源滤波器相比，有源滤波器的品质因数、谐振频率和增益很容易控制，因而广泛用于电子设备中。
分类：
有源滤波器是由无源滤波器和高增益运算放大器构成，一般有四类：
运算放大器滤波器、运算跨导放大器滤波器、开关电容滤波器、开关电流滤波器。
根据对频率范围的选择不同，可分为低通（LPF）、高通（HPF）、带通（BPF）与带阻（BEF）四种滤波器
作用：
让一定频率范围内的信号通过，抑制或急剧衰减此频率范围以外的信号。
5、采样保持放大器的特点、分类与作用（书P109）
特点：
当对模拟信号进行A/D转换时，需要一定的转换时间，在这个转换时间内，模拟信号要保持基本不变，这样才能保证转换精度。
采样保持电路即为实现这种功能的电路。
分类：
（资料P3）用于通用目的的采样保持放大器；高速采样保持放大器；高精度采样保持放大器；积分保持放大器；开关电流采样保持放大器。
作用：
在A/D转换开始时将输入信号的电平保持住，以保证在A/D转换期间，A/D转换器的输入不变化。
而在A/D转换结束后又能跟踪输入信号的变化，以保证下次A/D转换时，输入A/D转换器的是新的采样时刻的输入信号电压。
可作为模数转换器的输入驱动器，模数转换器的双向抖动消除器，峰值检波器，脉冲展宽器等。
6、A/D、D/A分类与作用（书P131，P216）
A/D：
分类：
串行模数转换：
积分型、△-∑型、逐次近似型、位串行流水线型和算术型
并行模数转换：
闪电式模数转换
分量程模数转换：
流水线型和并行模数转换的结合
作用：
模数转换是一种将模拟输入信号转换成N位二进制数字输出信号的技术
A/D：
分类：
电压输出型、电流输出型、视频型和对数型模数转换器
作用：
数模转换是一种将数字输入信号转换为模拟输出信号的技术
7、PLL、PD、VCO、LF、DDS、ECL
PLL：
锁相环；PD：
鉴相器；VCO：
压控振荡器；LF：
环路滤波器；
DDS：
直接数字合成；ECL：
发射极耦合逻辑
二、基本原理
1、锁相环的基本原理及各个部分的作用（书P312）
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
设外界输入的信号电压和压控振荡器输出的信号电压分别为：
式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
（1）鉴相器：
实际上是乘法器，鉴相器的任务是对它的两个输入信号进行比较，当环路锁定时，鉴相器输出正比于这两个输入信号相位差的直流电压；主要实现把压控振的频率与参考频率振荡器的频率进行比较；如图8-4-2所示。
乘法器的输出电压uD为：
（2）环路滤波器：
是一个线性低通滤波器，其作用是滤除鉴相器输出误差电压中的高频分量，起到滤波平滑作用，以保证环路稳定、改善环路跟踪性能和噪声特性。
用低通滤波器将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）：
式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：
上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uC（t）为恒定值。
当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uC（t）随时间而变。
（3）
压控振荡器：
因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压uc（t）的变化而变化。
该特性的表达式为：
上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。
2、△-∑A/D转换技术的基本原理（书P132）
3、
DDS的基本原理（书P326，笔记）
频率控制字：
K参考信号频率：
fC输出信号频率：
fO输出信号：
Y
累加器位数：
N存储器ROM位数：
MD/A位数：
D
（1）输出频率计算公式：
（2）频率分辨率公式：
（3）输出信号：
假设存储器ROM位数M=8，D/A位数D=8，则
127/128与D/A位数D有关，28与存储器ROM位数M有关。
4、数控增益放大器的基本原理（手机笔记）
三、基本方法
1、含CFA的放大电路的分析（PPTP6）
（1）电流反馈运算放大器的模型（见PPTP6）
（2）负反馈放大电路的频率响应（见PPTP6）
（3）①闭环带宽主要由时间常数R2C母决定，对于给定运放元件，C为常数，带宽主要决定于反馈电阻R2，改变R2可调节带宽。
②闭环直流增益由R2/R，比值决定，改变R1，可调节增益，但不大影响带宽。
因此可实现增益与带宽独立调节，或者在不同增益下基本实现恒定带宽。
这一特性是传统电压模式运放电路不能做到的。
电路的闭环带宽仅仅依赖R2，可以用R2设定带宽，然后用R1设定低频增益。
这样可以在独立于带宽下控制增益，大大优于使用VFA时需要考虑增益带宽积为常数的情况。
由于它没有基础增益带宽积的限制，电流反馈非常适合用于高速信号。
其线性地处理大幅度、高频率信号的能力远远优于电压反馈运算放大器.
（4）R1的选择：
考虑误差精度和VS分压（见书P6）
2、含开关电容（见笔记P2）、变跨导运算放大器（见笔记P2、P3）的有源滤波电路（传递函数、截止频率和通带放大倍数见笔记P2）的分析
3、开环采样保持放大器的误差与速度分析（飞渡电容C的选择问题见笔记P3）
电容器容量的大小与以下几个因素有关:
a）与采样信号频率fX有关;采样信号频率fX决定于采样频率fS,由采样定理fS>2fX,实际工作中fS>>2fX。
而采样频率fS与电路中的时间常数τ=RC有关,电阻R是一常数,电容C如太大,时间常数也越大。
所以,电容器C如太大,而信号频fX较低,就可能在保持过程中电容器的电压没有充到信号源的电压或响应速度慢;b）与泄漏电流有关;当电容器的容量C太小时,电压下降速率就大,由下式可以看出:
ΔV/ΔT=Is/C。
电容上的电压与实际信号源的误差太大。
综上所述:
保持电容器电容量的大小它不是一个定值,它可以在一定范围内取值。
其电容量的大小确定:
可以根据实践经验通过实验来确定。
二、EDA技术及其应用
一、基本概念
1、PLD、EDA、PLA、GAL、OLMC、CPLD、FPGA
PLD：
可编程逻辑器件；EDA：
电子设计自动化；PLA：
可编程逻辑阵列；
GAL：
通用阵列逻辑；OLMC：
输出逻辑宏单元；CPLD：
复杂可编程逻辑器件；
FPGA：
现场可编程门阵列
2、ISP、GLB、ORP、IOC、CDN、GRP
ISP：
在系统编程；GLB：
万能逻辑块；ORP：
输出布线区；
IOC：
输入/输出单元；CDN：
时钟分配网络；GRP：
集总布线区。
3、CLB、IOB、SM、LAB、LE、LUT、EAB
CLB：
可组态逻辑块；IOB：
输入/输出块；SM：
开关阵列；
LAB：
逻辑阵列块；LE：
逻辑宏单元；LUT：
查找表；EAB：
嵌入式阵列块
4、VHDL
VHDL：
超高速集成电路硬件描述语言
二、基本原理
1、ISP1016电路结构、各个部分的作用及特点
1.集总布线区GRP。
位于芯片的中央，任务是将所有片内逻辑联系在一起，特点是它的输出之间的延迟恒定和可预知。
2.万能逻辑块GLB。
由与阵列、乘积项共享阵列、4输出逻辑宏单元和控制逻辑组成。
GLB输入输出单元是芯片中最关键的部位。
3.输入输出单元IOC。
有输入、输出和双向I/O三类组态，靠控制输出三态缓冲电路使能端的MUX来选择。
每个I/O单元还有一个电源上拉电阻，当该I/O端不在使用时，该电阻自动接上可以避免因输入悬空引入的噪音和减少电路的电源电流。
4.输出布线区ORP。
ORP是介于GLB和IOC之间的可编程互连阵列，通过对ORP的编程，可以将任一个GLB输出灵活地送到16个I/O端的某一个。
有时为了高速的工作，GLB的输出还可跨过ORP直接与I/O单元相连。
5.时钟分配网络CDN。
输入信号由三个专用输入端Y0、Y1、Y2提供，其中Y1兼有时钟或复位的功能。
输出有5个，其中CLK0、CLK1、CLK2提供给GLB，IOCLK0和IOCLK1提供给I/O单元，此外还可将时钟专用GLB的四个输出送入CDN，以建立用户定义的内部时钟电路。
6.大块结构。
每8个GLB连同对应的ORP、IOC等构成一个大块。
每个大块中还包括2个专用输入端，仅供本大块内的GLB使用，靠软件自动分配。
ispLSI1016共有两个大块。
2、ISP编程的基本原理及各个编程管脚的作用（PPTP19）
基本原理：
1）用一个N位的地址移位寄存器来选择行
2）按命令将JED文件中数据自SDI端串行装入数据移位寄存器
3）将编程数据写进对应行的E2CMOS逻辑单元
4）将写入的数据自SDO移出校验
编程管脚：
ISPEN引脚：
H：
处于正常工作模式
L：
器件所有I/O端的三态缓冲器皆被禁止而处于高阻状态，割断芯片与外电路的联系
SDI：
串行数据输入端（编程数据及命令方式字）
SDO：
串行数据输出端
SCLK：
串行移位时钟和片内时序机时钟
MODE：
编程方式字
3、JTAG接口编程的原理及各个编程管脚的作用（书P20，PPTP23）
JTAG的基本原理是在器件内部定义一个TAP（TestAccessPort；测试访问口）通过专用的JTAG测试工具对内部节点进行测试。
4、FPGA配置的基本方法（书P21）
使用PC并行口配置；使用专用配置器件配置；使用单片机配置。
（FPGA器件有三类配置下载方式：
主动配置方式（AS）和被动配置方式（PS）和最常用的（JTAG）配置方式。
AS：
由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程；
PS：
由外部计算机或控制器控制配置过程。
JTAG：
JTAG接口是一个业界标准接口，主要用于芯片测试等功能，JTAG配置方式比其他任何方式优先级都高。
）
5、CPLD与FPGA的比较，并说明FPGA使用广泛的原因（PPTP17）
原因：
FPGA粒度小，延迟时间短，串行级连使用比CPLD高；功耗比CPLD低
6、编程，配置与下载的概念、联系和区别（书P21）
编程：
基于电可擦除存储单元的EEPROM或Flash技术。
CPLD一般使用此技术进行编程。
CPLD被编程后改变了电可擦除存储单元中的信息，掉电后可保存。
电可擦除编程工艺的优点是编程后信息不会因掉电而丢失，但编程次数有限，编程的速度不快。
配置：
基于SRAM查找表的编程单元。
编程信息是保存在SRAM中的，SRAM在掉电后编程信息立即丢失，在下次上电后，还需要重新载入编程信息。
大部分FPGA采用该种编程工艺。
该类器件的编程一般称为配置。
对于SRAM型FPGA来说，配置次数无限，且速度快；在加电时可随时更改逻辑；下载信息的保密性也不如电可擦除的编程。
下载：
加电后，配置芯片上的程序加载到主芯片上。
三、基本方法
1、IOC、IOB的各种工作模式的分析
全局复位信号RESET实现触发器的复位
2、PLA（见PPTP10）、LUT（见第一本书最后一面）逻辑函数的分析
查找表逻辑结构（LUT）：
A/B/C/D均为0选上，1选下
D
C
B
A
Y
0
0
0
0
0
0
0
0
1
0
...
...
...
...
...
0
1
0
1
1
0
1
1
0
1
...
...
...
...
...
1
1
1
0
1
1
1
1
1
1
Y=DCBA+DCBA+DCBA+DCBA
3、VHDL程序的分析（画电路图PPTP29）
4、VHDL程序设计（DDS+PLL）
升级会员 