南京大学计算机组成原理试卷.doc

南京大学计算机组成原理试卷.doc

《南京大学计算机组成原理试卷.doc》由会员分享，可在线阅读，更多相关《南京大学计算机组成原理试卷.doc（31页珍藏版）》请在冰点文库上搜索。

《计算机组成原理》模拟试题一

总分

题号

一

二

三

四

五

六

七

题分

１０

10

10

20

14

16

２０

合分人

得分

（考试时间120分钟）

一、填空题（本大题共8题，每题有一个或两个空，每空1分，共10分）在每个横线空格上填上最恰当的内容。

1．计算机硬件由运算器、控制器、存储器和输入输出设备这几部分组成，在“存储程序”方式控制下进行工作。

2．假设某个8位寄存器中的内容为10010010，若它表示的是一个无符号整数，则该数逻辑右移一位后的值为01001001；若它表示的是一个有符号数，并且是其补码表示，则该数算术右移一位后的值为11001001。

3．主存储器的作用是用来存放程序和数据。

在对主存储器进行写操作前，CPU必须通过总线向主存储器传送地址信息、数据信息和“存储器写”控制信号。

4．指令的基本格式必须包含两个基本部分：

操作码和地址码。

5．设某机器定点整数格式长为8位（包含1位符号位），若X用补码表示，则[X]补能表示的最大正数用十进制表示是+255，最小负数是-256。

6．对数据代码1110101设置偶校验位P为:

1。

7．用4K×8位的存储芯片组成一个64K×32位的存储器，共需64（或16x4）块芯片，需有2位地址用于片选信号的译码逻辑。

8．若X=-0．X1X2……Xn，则[X]原=1.X1X2……Xn。

二、单项选择题（本大题共10小题，每小题1分，共10分）在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。

1．已知十进制数X=-（17/128），假定采用8位寄存器，则相应的[X]补为（　）。

①10010001　　

②01000100　　

③ 00010001　　

④11101111

参考答案:

④

2．已知十进制数X=129．875，则相应的十六进制数（X）16为（　）。

①41．7　　　

②81．E　　　

③ 41．E　　　

④81．7

参考答案:

②

3．程序计数器PC用来存放指令地址，执行完一条指令后，通常由程序计数器提供后继指令地址，其位数和（　）的位数相同。

①指令寄存器IR　　　　　

②主存数据寄存器MDR              

③程序状态字寄存器PSWR　　　　　

④主存地址寄存器MAR

参考答案:

④

4．堆栈是一种（　）访问存储器。

①顺序　　　　

②先进先出　　　　

③随机　　　　

④先进后出

参考答案:

④

5．下列叙述中，能反映RISC特征的有（　）。

①丰富的寻址方式　　　　　　

②指令长度可变            

③设置大量通用寄存器　　　　

④使用微程序控制器

参考答案:

③

6．在计算机系统中，表征系统运行状态的部件是（　）。

①程序状态字寄存器　　　　　　　　

②累加计数器               

③中断向量寄存器　　　　　　　　　

④页表基址寄存器

参考答案:

①

7．采用存储器间接寻址方式的指令,其操作数在（　）中。

①主存单元　　　　

②栈顶　　　　

③寄存器　　　　

④I/O端口

参考答案:

①

8．某16位浮点数格式为:

阶码是6位移码，基为4，尾数用10位补码（含符号位，没有隐含位）表示，则该浮点数所能表示的最大正数是（　）。

①（1-2-10）x431          

②（1-2-10）x432          

③（1-2-9）x431            

④（1-2-9）x432

参考答案:

③

9．下列数中最小的数是（　）。

① （1100101）2　　　　　

②（125）8　　　　　

③（10000010）BCD　　　　　

④（50）16

参考答案:

④

10．在存储器的分级层次化结构中，速度从快到慢的存储器顺序为（　）。

①寄存器-主存-高速缓存-辅存                  

②寄存器-Cache-主存-辅存

③寄存器-高速缓存-主存-虚存                    

④寄存器-主存-Cache-辅存

参考答案:

②

三、改错题（本大题共5小题，每小题2分，共10分）针对各小题的题意，改正其结论中的错误,或补充其不足。

1．一个外部设备只需分配一个地址。

参考答案:

答：

一个外部设备可以有多个地址。

对外部设备的访问，实际上是对该外设接口中的I/O端口的访问，而一个I/O接口中一般有多个I/O端口，包括各种数据寄存器、状态寄存器和命令寄存器，所以一个外部设备一般被分配多个I/O地址。

2．在对主存储器进行写操作时，数据信息和地址信息总是同时被打到总线上。

参考答案:

答：

如果连接CPU和主存的系统总线采用数据线和地址线信号复用方式，则数据信息和地址信息就不能被同时打到总线上。

3．若有中断请求发生，那么一条指令执行结束后，CPU总是转到相应的中断服务程序去执行。

参考答案:

答：

是否转到新请求中断的中断服务程序去执行还要看目前是否处在开中断的状态，另外在多重中断的情况下，还要看发生请求的中断是否未被屏蔽（即：

发生请求的中断的处理优先级比正在执行的程序的处理优先级高）。

4．在DMA周期内，CPU不能执行程序。

参考答案:

答：

如果在DMA周期内，CPU不需要访问内存，那么，在DMA访问内存时，CPU执行指令，两者并行工作。

5．因为半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM存储器是一种易失性存储器。

参考答案:

答：

虽然EPROM存储器是一种半导体存储器，但它并不是靠外加电源维持的双稳态电路的状态或记忆电容存储的电荷多少来表示存储的信息，而是靠记忆单元是相接还是断开的状态来表示信息,断电后记忆单元是相接还是断开的状态不会发生改变,所以它是一种非易失性存储器。

四、名词解释（本大题共10小题，每小题2分，共20分）用一到两句话简要解释各名词术语。

1．ALU

参考答案:

ALU：

是“算术逻辑部件”的简称，是运算器的核心部件，用于进行各种算术和逻辑运算。

2．中断屏蔽

参考答案:

中断屏蔽：

多重中断系统中用来确定各级中断处理优先级的一种手段。

若正在处理的中断比新发生的中断处理优先级高，可用中断屏蔽来延迟对新中断的响应，直到正在执行的中断被处理完。

3．猝发数据传输方式

参考答案:

猝发数据传输方式：

是一种成组数据传送方式,可在一次总线传输中连续传送多个字,并只需给出一个首地址。

4．对阶

参考答案:

对阶：

在进行浮点数加减运算时，首先必须使两个操作数的阶码相等，这种操作称为“对阶”。

对阶时，将阶小的那个数的尾数右移，右移一次，阶码加1，直到其阶与大阶码相等。

5．周期挪用

参考答案:

周期挪用：

是一种常用DMA方式。

当DMA控制器访问存储器时，它向CPU申请使用总线，CPU在一个机器周期结束后，立即释放总线控制权，让DMA控制器使用总线，此时，DMA控制器挪用一个存储周期，完成一次存储器访问，然后又释放总线，由CPU使用总线。

6．程序访问局部性

参考答案:

程序访问局部性：

程序在一段短时间内，所产生的访存地址总是在一个局部范围内。

7．编址单位

参考答案:

编址单位：

对内存单元进行编号时，每个地址所含的信息量。

例如，按字节编址时，每个地址中存储一个字节的信息。

8．动态RAM

参考答案:

动态RAM：

记忆单元靠电容器存储电荷的多少来表示存储的信息是0还是1，而电容器上的电荷有漏电现象，因而存储的信息会动态改变，为此，必须在一定的时间内对电容进行充电。

9．CISC

参考答案:

CISC：

复杂指令集计算机，这种计算机的指令系统指令条数多，格式多样，寻址方式复杂多样，大多采用微程序控制器。

10．异步通信

参考答案:

异步通信：

通信双方采用“握手”信号进行信息交换，而没有统一的时钟信号控制。

五、计算题（本大题有2小题，共14分）

1．已知X=（-1/16）10，将该数表示为IEEE754单精度浮点数格式的数，并用十六进制表示其最终结果。

（4分）

１.答：

（-1/16）10 =（-0．0001）2=-1．0x2-4=（-1）sx1．fx2e-127

s=1,f=0．0000…0,e=（127-4）10=（123）10=（01111011）2

IEEE754单精度浮点数表示为：

1011110110000…0000000

按4位一组进行组合：

1011 1101 1000 0000 …… 0000

转换成十六进制表示为：

BD800000H

2．已知X=（13/16）x2-5,Y=（-10/16）x2-3,按照浮点数加减法，计算X+Y=?

和X-Y=?

 （假定采用两位保护位，最终的舍入采用“0舍1入”法，浮点数编码格式为：

阶码用4位补码，尾数用6位模4补码，请按顺序将每步的中间结果填入下表右栏中） （10分）

项目名称

结果

[X]浮

1011，00．1101

[Y]浮

参考答案:

1101，11．0110

[EX-EY]补

参考答案:

1110

EX-EY

参考答案:

（-2）10

对阶结果

对[X]浮对阶

参考答案:

1101，00．001101

尾数加减

[MX+MY]补

参考答案:

11．100101

[MX-MY]补

参考答案:

00．110101

规格化

[X+Y]浮

参考答案:

1100，11．0011

[X-Y]浮

参考答案:

1101，00．1101

舍入

[X+Y]浮

参考答案:

1100，11．0011

[X-Y]浮

参考答案:

1101，00．1101

最终结果

X+Y

参考答案:

（-13/16）x2-4

X-Y

参考答案:

（13/16）x2-3

六、分析题（本大题有3小题，共16分）

1．假定同步总线的时钟周期为50ns，每次总线进行主存读传输时首先要花1个时钟周期发送地址和读命令，最终从总线取数要花一个时钟周期，总线的数据线为32位宽，存储器的取数时间为200ns。

要求求出该存储器进行连续读操作时的总线带宽。

（4分）

１.答：

一次“主存读”事务的时间为：

50ns+200ns+50ns=300ns

所以连续读操作时的总线带宽为：

4B/300ns=13．3MB/s

2．用1K×1位的RAM芯片，组成一个16K×8位的存贮器。

问:

（1）需用多少个RAM芯片？

（2分）

（2）连接CPU和主存的总线中需多少条地址线，其中多少位用于选片？

多少位用于片内选址？

（3分）

（3）若该RAM芯片采用地址复用技术（即：

行地址和列地址共用一组地址引脚线），则该芯片需要多少个地址引脚线？

（1分）

2．答：

（1）需用16x8=128个RAM芯片。

（2）连接CPU和主存的总线中需14条地址线，其中4位用于选片，10位用于片内选址。

　    （3）若该RAM芯片采用地址复用技术，则该芯片需要5个地址引脚线。

3．假设某计算机指令系统采用定长指令字结构，每条指令的长度为32位，主存采用字节编址方式。

请问在指令执行过程中应如何计算下条指令的地址？

若一条无条件转移指令采用相对寻址方式，其地址码的值为-16，当前正在执行的指令的地址为1200，则转移目标地址的值是多少？

假定地址位数为16位，则用十六进制表示为多少？

（6分）

3．答：

因为每条指令占32位=4Bytes，也即4个内存单元，所以，在指令顺序执行时，可以直接通过将PC的值每次加4得到下条指令的地址。

在相对寻址方式的无条件转移指令中，目标指令的地址为（PC）+位移量，当前PC的内容为1200+4=1204，位移量为-16，所以转移目标地址为：

1204+（-16）=1188。

1188=00000100101001002，该目标地址用十六进制表示为04A4H。

七、简答题（本大题有6小题，共20分）

1．计算机中为什么要引入浮点数表示？

（2分）

1．答：

因为定点数的表数范围小，并且不能表示实数，所以要引入浮点数。

2．程序和数据都存放在内存，它们在形式上没有差别，计算机如何识别它们？

（3分）

2．答：

程序和数据都存放在内存，它们在形式上都是0/1序列，计算机通过在执行指令过程中的不同阶段来区分，在取指令阶段，取出的是指令，在取操作数阶段，则取出来的是数据。

3．在主存和Cache之间采用直接映射时，是否要考虑替换问题？

为什么？

说明直接映射方式下的替换过程。

（3分）

3．答：

不需要考虑替换问题。

因为直接映射情况下，一个主存块总是固定地映射到一个特定的Cache槽中。

当某一个新的主存块调到Cache时，如果原来对应的Cache槽被占用，则毫无选择地把原来的数据替换掉，腾出来存放新的主存块。

4．现代计算机系统中大多采用字节编址方式，在进行一个32位的数据存储时，涉及到数据中的各字节在内存中的存放顺序问题。

请问什么是小端序方式？

试举例说明。

（4分）

4．答：

数据的最低有效字节存放在最小地址上。

例如，假定被存放的数据为12345678H，该数据在内存的地址为100H。

则12H存放在103H单元，34H存放在102H单元，56H存放在101H单元，78H存放在100H单元。

5．对于多重中断系统来说，中断处理过程（即：

中断服务程序的执行）由哪几个阶段组成？

说明每个阶段要完成的主要工作。

（6分）

5．答：

对于多重中断来说，中断处理过程分为以下四个阶段：

（1）先行段（准备阶段）用来进行现场保护，并保存旧的屏蔽字，设置新的屏蔽字，然后开中断。

（2）主体段（服务阶段）用来进行中断服务，具体地实现数据的传送和设备的启动。

（3）结束段（恢复阶段）先是关中断，然后进行现场和旧屏蔽字的恢复，清“中断请求”，最后开中断。

（4）中断返回阶段，这是中断服务程序的最后一条指令，用来返回原来被中止的程序继续执行。

6．至少指出两种指令流水线被破坏的情况？

（2分）

6．答：

在以下三种情况下，指令流水线可能会被破坏：

（1）“资源冲突”，例如，多条指令同时要访问内存；

（2）“指令相关”，例如，上一条指令的运算结果是下一条指令的源操作数；

“转移指令”，在流水线中的转移指令的后续指令可能无效。

《计算机组成原理》模拟试题二

总分

题号

一

二

三

四

五

六

七

题分

20

10

10

20

14

16

10

合分人

得分

（考试时间120分钟）

一、填空题（本大题共10题，每题有一个或两个空，每空1分，共20分）在每个横线空格上填上最恰当的内容。

1．一个数在机器中的表示形式（即将符号也数码化的数）称为机器数，而它的数值（即用“+”、“-”表示符号，再加上绝对值）叫做真值。

2．指令的基本格式必须包含两个基本部分：

地址码和操作码。

3．无条件转移指令的地址码将确定下条指令的地址，通过改变程序计数器（或PC）中的值来改变指令的执行顺序。

4．设X＝－20，字长n=8（含一位符号位），则x的原码为10010100，x的补码为11101100，x的移码为01101100。

5．若[X]补=2n+X,（MOD2n）,则对于定点小数，n=1；对于K位定点整数（含符号位）n=K。

6．若主存容量为2k（k为偶数），则采用一维地址译码需2k条选择线（地址驱动线），采用二维地址译码需2x2k/2条选择线。

7．如果CPU要读主存的内容，那么CPU通过系统总线首先向主存发送地址信号和“存储器读”控制信号。

8．高速缓冲存储器的存取速度高于主存，因而基于程序访问的局部性特性，Cache机制能够提高访存效率。

9．用流水线方式执行指令时，除硬件资源发生冲突会破坏流水线外，发生指令相关和转移指令时也会破坏流水线。

10. 寄存器间接寻址方式，有效地址存放在寄存器中，而操作数存放存储单元中。

二、单项选择题（本大题共10小题，每小题1分，共10分）在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。

1．一个完整的计算机系统应包括（　）两大部分。

A、程序和数据　　　　　　　　　

B、硬件和软件

C、主机和外设　　　　　　　　　

D、整机和电源

正确答案:

B

2．对于小数，其真值零的补码表示为（　）。

A、[-0]补=1.00···00　　　　　       

B、[-0]补=0.00···00

C、[-0]补=1.110011　　　　　　　

D、[-0]补=0.00···01

正确答案:

B

3．当指令中地址码所给出的是操作数的有效地址时，被称为（　）。

A、立即寻址　　　　　　　　　　

B、直接寻址

C、基址寻址　　　　　　　　　　

D、相对寻址

正确答案:

B

4．程序计数器PC的功能为（    ）。

A、存放下条指令的地址　　　　　

B、存放程序中指令的条数

C、存放指令执行后的标志信息　　

D、指向堆栈的栈顶

正确答案:

A

5．DMA方式的数据交换不是由CPU执行一段程序来完成，而是在（　）之间建立一条直接数据通路，由硬件（DMA控制器）来实现的。

A、CPU与主存之间　　　　　　   

B、外设与外设之间

C、外设与CPU之间　　　　　　  

D、外设与主存之间

正确答案:

D

6．堆栈是一种按“先进后出”方式进行访问的存储区，一般用在不同程序切换的场合。

但在以下（  ）场合下不需使用堆栈。

A、切换到中断服务程序时的断点保护和现场保护

B、程序跳转          

C、子程序调用         

D、多重中断嵌套

正确答案:

B

7．至今为止，计算机中的所有信息均以二进制方式表示的理由是（　）。

A、节约元件　              

B、运算速度快

C、物理器件性能所致         

D、信息处理方便

正确答案:

C

8．下列几种存储器中，（  ）是易失性存储器。

A、Cache                  

B、EPROM

C、FlashMemory            

D、CD-ROM

正确答案:

A

9．某计算机的字长是16位，它的存储容量是64KB，按字编址，其寻址范围是（　）。

A、0～64K-1             　 

B、0～32K-1

C、0～32KB                  

D、0～64KB

正确答案:

B

10．下面（　）情况下会提出中断请求。

A、DMA要求窃取一个存储周期　   

B、一次I/O操作结束

C、启动一次外设运行             

D、上述三种情况都发生

正确答案:

B

三、判断题（本大题共10小题，每小题1分，共10分）针对各小题的题意，判断其正确性。

正确的打√，错误的打X。

1．动态存储器是一种易失性存储器。

（√）

2．处理机响应中断后，首先要保护程序的现场状态，在保护现场过程中，CPU仍可响应更高级的中断申请，以实现中断的嵌套。

（×）

3．根据程序计数器PC中的地址，直接从主存中读出指令和数据。

（×）

4．返回指令总是从栈顶取出返回地址，因此它是一条零地址指令。

（√）

5．RISC机器的控制器总是采用微程序设计方式。

（×）

6．堆栈指针SP的内容，表示当前堆栈内所存数据的个数。

（×）

7．中断响应过程，是由硬件和中断服务程序共同完成的。

（×）

8．一个数X是正数还是负数，是根据[X]补的符号位是“0”还是“1”确定的。

（√）

9．在DMA传送期内，CPU不能执行程序。

（×）

10.原码、补码和移码三种编码表示中，只有原码“零”的表示不是唯一的。

（√）

四、名词解释（本大题有10小题，每小题2分，共20分）用一到两句话简要解释各名词术语。

SRAM　　　

SRAM：

SRAM是静态随机访问存储器的缩写，它是非破坏性读出存储器，无需再生和刷新，适合于用它来实现高速小容量的存储器，如Cache等。

总线　　　

系统总线：

总线是共享的传输介质，用来实现部件与部件之间的信息交换。

系统总线指在CPU、主存和I/O这些主要部件之间进行信息传输的通路，主要由地址线、数据线和控制线组成。

中断向量　　　

中断向量：

中断向量是指中断服务程序的首地址和初始的程序状态字。

同步通信　　　

同步通信：

同步通信是指在总线上进行通信的双方由统一的时钟线进行定时控制，每个总线事务的传输过程都是在时钟信号的定时控制下进行。

分时复用      

分时复用：

两种信号共享同一组信号线，在不同的阶段传输不同的信息。

例如，地址/数据信号线分时复用时，在事务开始的地址阶段时，先通过这组线传输地址信息，在数据传送阶段时用来传输数据信息。

RISC　　　

RISC：

精简指令集计算机，这种计算机的指令系统中只包含常用的指令，采用简单指令格式和简单寻址方式、用硬连线路控制器实现指令系统。

MAR　　　

MAR：

存储器地址寄存器，用来存放送到地址线上去的地址信息。

I/O端口　　　

I/O端口：

在I/O接口中的各种数据缓冲寄存器、状态寄存器和控制寄存器。

LRU算法　　　

LRU算法：

是一种替换算法，总是把最近最少用的主存块替换出去。

机器字长

机器字长：

计算机的数据通路的宽度，具体来说，CPU中计算部件、传输部件和存储部件的位数都是匹配的，这些部件的宽度就是数据通路的宽度，也就是机器字长。

五、计算题（本大题有3小题，共14分）

1．已知[x]补=11001010，求[x/2]补、[2x]补,并写出将[x]补扩展为16位后的形式。

（4分）

1．解：

[x/2]补=111001010 （最后一位0丢弃，高位补符号1）

[2x]补=110010100  （最高一位数值位1丢弃，最末位后补0）

将[x]补扩展为16位后为：

1111111111001010 （高位补足8位符号位）

2．以IEEE754短浮点数格式表示十进制数：

-3.25。

要求写出过程，并最终用十六进制缩写形式表示。

（4分）

2．解：

-3.25=-11.012=-1.1012x21=（-1）sx1.fx2e-127

s=1,f=（0.1010…0）2,e=（127+1）10=（128）10=（10000000）2

IEEE754单精度浮点数表示为：

1100000001010…0000000

按4位一组进行组合：

1100 0000 01010000 …… 0000

转换成十六进制表示为：

C0500000H

3．已知x=-（12/16），y=13/1