移动通信技术实验DOC.docx
《移动通信技术实验DOC.docx》由会员分享，可在线阅读，更多相关《移动通信技术实验DOC.docx（73页珍藏版）》请在冰点文库上搜索。
移动通信技术实验DOC
目录
目录1
概述2
实验一信源与信宿基本通信实验4
实验二QPSK与DQPSK调制实验19
实验三QPSK与DQPSK解调实验46
实验四QPSK与DQPSK系统实验56
实验五直接序列扩频调制实验89
实验六GSM/GPRS移动通信网络97
概述
目前移动通信的发展日新月异，在不到二十年的时间里，第二代移动通信系统得到普及，第三代移动通信系统开始建设，已经开始研究第四代移动通信系统，相关教材越来越丰富。
在这种情况下，电子、通信以及相关专业的学生、教师和科技人员迫切需要与技术发展和配套教材相适应的移动通信实验设备。
本公司根据全国统编《移动通信》教材的基本要求，参考各种教材参考书和参考资料，经过反复考虑，以全面、关键技术和系统实验为基础，在RC-YDZH-II的基础上，研究开发出RC-YDZH-III型移动通信系统实验设备，让学生真正能够接受现代通信技术综合系统的实际训练。
RC-YDZH-III型实验系统不仅用于“移动通信”课程以及现代通信技术中关键技术原理性实验教学，更能用于现代通信前沿技术系统化、整体化的学习与训练。
完整的实验系统由以下各模块组成：
信源模块，信宿模块，GMSK调制发射模块，GMSK解调接收模块，DSSS调制发射模块，DSSS解调接收模块，QPSK/DQPSK调制发射模块，QPSK/DQPSK解调接收模块，GPRS模块，嵌入式手机模块，MSP430+对讲机模块，3G手机通信模块，无线数据传输模块（zigbee）。
各部分采用模块化独立分离设计结构，可独立进行移动通信原理的一般性实验，也可以将它们组合实现若干系统实验。
RC-YDZH-III型移动通信原理实验仪结构见图1，整体采用模块化、系统性、开放接口设计，便于教学、扩充和升级。
任意一个实验模块可以安到实验仪上的任何位置，即各个模块之间相互独立。
这种设计使得用户可以购买其中若干模块，也可购买全部模块，这为设备的研发、生产、维修提供了极大的便利。
并且还可以在不更改硬件设备的情况下，可以后续软件升级，及时加入新的前沿实验内容。
该实验箱直观友好的实验交互界面，可以让学生在互动中学习移动通信的基本原理与系统构架。
全面而有创意的实验设计，内容丰富，包括了移动通信网络构架、移动台组成、移动台入网、移动通信话音服务、移动通信数据传输服务，更多的内容在后续升级版中会得到充分体现。
在RC-YDZH-III型移动通信原理仪中，自带的电源模块完成交流220V到+12V，+5V的直流变换，自带的数字信号源和载波源提供各模块实验所需的基带信号和正交载波。
综上所述，该实训系统全面展示了现代移动通信的构架，体现了移动通信设备的内核构成。
无论是在原理验证性的实验方面，还是在系统的二次开发方面，以及技术的先进性方面，都具有强大的优越性，是一台非常适合教学与研发的一款实验箱。
图1RC-YDZH-III实验系统结构图
说明：
由于用户在购买移动III型实验仪时可能配置不同的实验模块，所以在实验中用户可依具体情况做不同的实验，做本书中各个实验时所用到的各个模块在书中都已标明。
实验一信源与信宿基本通信实验
一、实验目的
1、学会实际中的信源与信宿的常用形式。
2、了解嵌入式手机模块的原理，以及操作使用方法，并学会在该系统上进行简单的通信实验。
3、了解触摸屏的原理与使用方法。
二、实验设备
1、“移动通信技术应用综合实训系统”实验仪一台。
2、50MHZ示波器一台。
3、实验模块：
嵌入式手机模块（用户可以根据不同的配置模块做不同的实验，以后情况类似不再赘述）。
三、实验原理
在本实验仪的设计中，嵌入式手机模块均采用异步串口通信模式。
RS232串口是标准的异步通信，其发送接口数据由起始位、数据位、校验位和停止位构成一帧，起始位为低电平（1BIT），用来通知接收端新帧的开始。
在不传送数据时，起始位保持高电平。
而接收接口不断检测线路的状态，若连续为高电平后又检测到一个低电平，就准备接收新的帧。
要正确实现RS232串口的通信，必须设置正确的传输速率，收发双方的波特率一定要相同，标准的波特率如表1-1所示。
表1-1RS232串口标准的波特率
序号
波特率
1
110
2
300
3
1200
4
2400
5
4800
6
9600
7
19200
8
38400
9
57600
10
115200
11
230400
12
460800
13
921600
此外，RS232的标准接口9针和25针两种，其控制信号的定义见表1-2所示。
表1-2RS232控制信号定义
DB9
DB25
针号
功能
缩写
针号
功能
缩写
1
数据载波检测
RXD
8
数据载波检测
RXD
2
接收数据
TXD
3
接收数据
TXD
3
发送数据
DTR
2
发送数据
DTR
4
数据终端准备
RXD
20
数据终端准备
GND
5
信号地
GND
7
信号地
DSR
6
数据设备准备好
DSR
6
数据准备好
RTS
7
请求发送
RTS
4
请求发送
CTS
8
清除发送
CTS
5
清除发送
DELL
9
振铃指示
DELL
22
振铃指示
RXD
在本实验箱中键盘模块采用57600bit/s的异步串口通信速率，嵌入式手机模块则可以根据具体实验要求而选择不同的信息传输速率。
1、嵌入式手机模块
本模块硬件功能介绍如下：
（1）104MHz32bitARM7E-S。
（2）128MbitNorFlash&64MbitRAM。
（3）128MbyteNandFlash。
（4）支持4GTF卡。
（5）支持USB传输，U盘，串口传输。
（6）支持30万Camera、MP3、MP4。
（7）支持GSM通话、短消息、彩信、WAP、GPRS传输。
（8）支持Java编程、C语言编程。
ARM系统原理图
2、触摸液晶显示模块
电阻式触摸屏是一种传感器，它将矩形区域中触摸点（X,Y）的物理位置转换为代表X坐标和Y坐标的电压。
很多LCD模块都采用了电阻式触摸屏，这种屏幕可以用四线、五线、七线或八线来产生屏幕偏置电压，同时读回触摸点的电压。
电阻式触摸屏基本上是薄膜加上玻璃的结构，薄膜和玻璃相邻的一面上均涂有ITO（纳米铟锡金属氧化物）涂层，ITO具有很好的导电性和透明性。
当触摸操作时，薄膜下层的ITO会接触到玻璃上层的ITO，经由感应器传出相应的电信号，经过转换电路送到处理器，通过运算转化为屏幕上的X、Y值，而完成点选的动作，并呈现在屏幕上。
在模块中我们此采用了如下图所示的四线触摸屏。
3、该模块的串口上处各个接插孔意义如下：
TX：
串口的发送信号通道。
RX：
串口的接收信号通道。
GND：
接地。
在该模块中，用TX发射信号，用RX接收信号。
四、实验步骤
一）嵌入式手机模块
说明：
在本实验中，为使用方便已经将该系统设置成触摸式；如果处于屏保模式时，按一下PWRKEY键就可以恢复正常模式
1）、打开实验仪交流电源开关，长按嵌入式手机模块上的PWRKEY开关，稍等片刻即可看到操作界面。
2）、用导线把RX与TX短接。
2）、点击菜单->设置->触摸校准，对触摸屏重新校准。
（如果触摸屏已经很准确此步可以跳过）。
3）、返回到主界面，点击程序->串口助手->进入->选项->打开串口。
波特率选择57600。
4）、在发送数据区输入如123456，然后点击选项->发送数据
5）、在接受数据区观察显示变化
6）、断开RX与TX的连接，然后重复4）观察接受数据区的变化
五、实验报告
1、简述串口通信的应用。
2、根据实验结果，说明触摸屏原理与串口通信的特点
实验二QPSK与DQPSK调制实验
一、实验目的
在2PSK，2DPSK的学习基础上，掌握QPSK，以及以其为基础的DQPSK，OQPSK，
/4—DQPSK等若干种相关的重要调制方式的原理，从而对多进制调相有一定了解。
二、实验设备
1、“移动通信技术应用综合实训系统”实验仪一台。
2、50MHz示波器一台。
3、实验模块：
信源模块，QPSK-调制模块。
三、实验原理
一）基本理论
（A）四相绝对移相键控（QPSK）的调制
四相绝对移相键控利用载波的四种不同相位来表征数字信息。
由于每一种载波相位代表两个比特信息，故每个四进制码元又被称为双比特码元。
我们把组成双比特码元的前一信息比特用a代表，后一信息比特用b代表。
双比特码元中两个信息比特ab通常是按格雷码（即反射码）排列的，它与载波相位的关系如表所列。
表4-1双比特码元与载波相位的关系
双比特码元
载波相位φ
a
b
A方式
B方式
0
0
0°
45°
0
1
90°
135°
1
1
180°
225°
1
0
270°
315°
由于四相绝对移相调制可以看作两个正交的二相绝对移相调制的合成，故两者的功率谱密度分布规律相同。
下面我们来讨论QPSK信号的产生与解调。
QPSK信号的产生方法与2PSK信号一样，也可以分为调相法和相位选择法。
（1）调相法
用调相法产生QPSK信号的组成方框图如下所示。
图4-1QPSK信号的组成方框图
设两个序列中的二进制数字分别为a和b，每一对ab称为一个双比特码元。
并设经过串并变换后上支路为a,下支路为b。
双极性的a和b脉冲通过两个平衡调制器分别对同相载波及正交载波进行二相调制。
表4-2QPSK信号相位编码逻辑关系
a
1
0
0
1
b
1°
1°
0°
0°
A路平衡调制器输出
0°
180°
180°
0°
B路平衡调制器输出
270°
270°
90°
90°
合成相位
315°
225°
135°
45°
（2）相位选择法
用相位选择法产生QPSK信号的组成方框图如下所示。
图4-2相位选择法产生QPSK信号方框图
（B）四相相对移相键控（DQPSK）的调制
所谓四相相对移相键控也是利用前后码元之间的相对相位变化来表示数字信息。
若以前一码元相位作为参考，并令△φ为本码元与前一码元的初相差。
，则信息编码与载波相位变化仍可用QPSK信号相位编码逻辑关系表来表示。
不过，φ应变为△φ。
对于DQPSK而言，可先将输入的双比特码经码型变换，再用码型变换器输出的双比特码进行四相绝对移相，则所得到的输出信号便是四相相对移相信号。
通常采用的方法是码变换加调相法和码变换加相位选择法。
（1）码变换加调相法
码变换加调相法产生DQPSK原理图与调相法产生QPSK原理图相比，仅在串/并变换后多了一个码变换器。
表4-3DQPSK信号相位编码逻辑关系
双比特码元
载波相位变化
△φ
a
b
0
0
0°
0
1
90°
1
1
180°
1
0
270°
表4-4四相相对调相码变换的逻辑功能
本时刻到达的ab及所要求的相对相位变化
前一码元的状态
本时刻应出现的码元状态
ab
△φ
cd
θ
cd
θ
00
0°
00
135°
00
135°
01
225°
01
225°
11
315°
11
315°
10
45°
10
45°
01
90°
00
135°
00
225°
01
225°
01
315°
11
315°
11
45°
10
45°
10
135°
11
180°
00
135°
00
315°
01
225°
01
45°
11
315°
11
135°
10
45°
10
225°
10
270°
00
135°
00
45°
01
225°
01
135°
11
315°
11
225°
10
45°
10
315°
（2）码变换加相位选择法
码变换加相位选择法产生DQPSK信号的原理十分简单，它的组成方框图如下所示。
图4-3码变换加相位选择法产生DQPSK信号方框图
经分析，它与相位选择法产生QPSK信号的组成方框图完全相同。
不过，这里逻辑选相电路除按规定完成选择载波的相位外，还应实现将绝对码转换成相对码的功能。
也就是说，在四相绝对移相时，直接用输入双比特码去选择载波的相位；而在四相相对移相时，需要将输入的双比特码ab转换成相应的双比特码cd，再用cd去选择载波的相位。
这样，便可产生QDPSK信号。
（C）OQPSK的调制
OQPSK和QPSK调制类似，不同之处是在正交支路引入了一个比特（半个码元）的延迟，这使得两个支路的数据不会同时发生变化，因而不可能像QPSK那样产生±
的相位跳变，而仅产生±
/2的相位跳变。
因此，OQPSK频谱旁瓣要低于QPSK信号的旁瓣。
图4-4QPSK的星座图和相位转移图
图4-5OQPSK的星座图和相位转移图
（D）
/4—DQPSK的调制
/4-DQPSK是对QPSK信号特性进行改进的一种调制方式,改进之一是将QPSK的最大相位跳变±
降为±3
/4,从而改善了
/4-DQPSK的频谱特性.改进之二是解调方式,QPSK只能用相干解调,而
/4-DQPSK既可用相干解调,也可用非相干解调.
/4-DQPSK的原理框图如下所示.输入数据经串/并变换后上下支路分别为SI，SQ，再经差分相位编码后上下支路分别为UK，VK。
图4-6
/4-DQPSK信号的产生原理框图
设已调信号Sk（t）=cos（ωct+Φk）
式中,θ为kT≤t≤（k+1）T之间的附加相位.上式可展开成
Sk（t）=cosωctcosΦk-sinωctsinΦk
当前码元的附加相位θ是前一码元附加相位φ与当前码元相位跳变量△φ之和,即Φk=Φk-1+△Φk
Uk=cosΦk=cos（Φk-1+△Φk）=cosΦk-1·cos△Φk-sinΦk-1·sin△Φk
Vk=sinΦk=sin（Φk-1+△Φk）=sinΦk-1·cos△Φk+cosΦk-1·sin△Φk
其中，sinΦk-1=Vk-1,cosΦk-1=Uk-1,上面两式可以改写为
Uk=Uk-1·cos△Φk-Vk-1·sin△Φk
Vk=Vk-1·cos△Φk+Uk-1·sin△Φk
这是
/4-DQPSK的一个基本关系式.它表明了前一码元两个正交信号Uk-1、Vk-1与当前码元两正交信号Uk、Vk之间的关系.它取决于当前码元的相位跳变量△Φk,而当前码元的相位跳变量△Φk则又取决于差分相位编码器的输入码组SI、SQ,他们的关系如下表所示.
表4-5
/4-DQPSK的相位跳变规则
SI
SQ
△Φk
cos△Φk
sin△Φk
1
1
/4
1/
1/
-1
1
3
/4
-1/
1/
-1
-1
-3
/4
-1/
-1/
1
-1
-
/4
1/
-1/
上述规则决定了在码元转换时刻的相位跳变量只有±
/4和±3
/4四种取值.U和V只可能有0,±1/,±1五种取值.
设该滤波器的矩形脉冲响应函数为,那么最后形成的∏/4-DQPSK信号可以表示为
S（t）=
g（t-kTs）cosΦkcosωct-
g（t-kTs）sinΦksinωct
二）芯片特点
一、AD9834简介
AD9834是一个将相位累加器，正弦只读存储器（SINROM）和一个D/A转换器集成在一个单一的CMOS芯片上的数字控制式震荡器。
芯片具有相位和频率调制性能。
频率精确性能被控制到0.25billion（十亿分之一），时钟速率为50MHz。
通过串行接口装载控制字到寄存器，可以实现调制。
AD9834为用户提供了多种输出波形。
正弦只读存储器（SINROM）可以被旁路，因此，可以从DAC输出线性的向上或者向下斜坡电压。
如果SINROM没有被旁路，将产生一个正弦曲线输出。
另外，如果需要时钟输出，DAC数据的MSB位将可以被输出，或者在芯片上的比较器能被使用。
数字部分电源电压由在芯片内的一个稳压器提供，当DVDD>2.7V时，稳压器使DVDD下降到2.5V。
数字部分和数字部分电源是独立的，并且可以由不同的电源驱动，例如，在AVDD=5V时，DVDD可以等于3V。
AD9834有一个低功耗模式控制引脚端（SLEEP），因此可以从外部控制低功耗模式。
芯片上没被使用的部分可以关断电源，能够将电流消耗减到最小，例如，在时钟输出发生时，可以关断DAC电源。
AD9834采用TSSOP-20封装。
AD9834工作电源电压为2.3V～5.5V。
在3V电源电压时，消耗功率20mW，时钟速率为50MHz，具有低抖动的时钟输出和正弦波输出/三角波输出，控制字采用串行装载方式，窄带SFDR﹥72dB。
AD9834可以应用与测试设备、慢速扫频仪、DDS调频和数字调制等领域。
二、AD9834的芯片封装与引脚功能
AD9834采用TSSOP-20封装，引脚封装形式如图4-7所示。
图4-7AD9834引脚排列
其引脚功能如表4-6所示。
表4-6AD9834引脚功能
引脚
符号
功能
模拟信号和基准信号
1
FSADJUST
满量程校准控制端。
一个电阻（RSET）连接引脚FSADJUST和引脚AGND之间。
电阻（RSET）用来定义满量程DAC电流的大小。
（RSET和满刻度电流之间的关系为IOUTFULLSCALE=18×VREFOUT/RSET，一般，VREFOUT=1.20V，RSET=6.8KΩ
2
REFOUT
电压基准输出。
AD9834在此引脚提供一个可用的、内部的1.20V基准电压。
3
COMP
DAC偏置引脚端。
此引脚被用来退耦DAC偏置电压
17
VIN
比较器输入。
比较器可以将DAC输入的正弦曲线转化为方波。
将DAC输出输入到比较器之前，应该进行适当的滤波，以改善信号的不稳定性。
当控制寄存器内的位OPBITEN和SIGNPIB被设置为“1”时，比较器输入端连接到VIN
19
20
IOUT
IOUTB
电流输出。
这是一个高阻抗电流源。
一个阻值为200Ω的负载电阻被连接在IOUT与AGND之间。
推荐在IOUT/IOUTB和AGND之间连接一个20pF的电容，以防止时钟的串绕反馈
电源电压
4
AVDD
模拟电路部分的电源电压正端。
AVDD取值范围为2.3～5.5V。
AVDD与AGND之间有一个0.1μF的去耦电容
5
DVDD
数字电路部分的电源电压正端。
DVDD取值范围为2.3～5.5V。
DVDD与AGND之间有一个0.1μF的去耦电容
6
CAP/2.5V
数字电路在2.5v的电源电压下工作。
该2.5v电压由DVDD利用在芯片上的稳压器产生（当DVDD﹥2.7V时）。
稳压器需要一个典型值为100nF的去耦电容器接在CAP/2.5V与DGND之间。
如果DVDD≤2.7V时，CAP/2.5V应当被短接到DVDD
7
DGND
数字接地
18
AGND
模拟接地
数字接口和控制器
8
MCLK
数字时钟输入。
DDS输出频率用二进制的分数表示，即为MCLK频率的二进制的分数。
输出频率精确度和相位噪声由该时钟定义
9
FSELECT
频率选择输入。
FSELECT控制频率寄存器FREQ0或者FREQ1在相位累加器中的使用。
频率寄存器的使用选择可通过引脚FSELECT和位FSEL完成。
当FSEL位被用来选择频率寄存器时，引脚FSELECT应连接到CMOS高电平或低电平
10
PSELECT
相位选择输入。
PSELECT控制频率寄存器PHASE0或者PHASE1，是被附加到相位累加器的使用。
相位寄存器的使用选择可通过引脚PSELECT和位PSEL完成。
当PSEL位被用来控制相位寄存器时，引脚PSELECT应连接到CMOS高电平或低电平
11
RESET
复位，高电平数字信号输入有效。
RESET应适当地将内部寄存器复位为0，这与半量程的模拟输出相对应。
RESET不影响任何一个地址寄存器
12
SLEEP
睡眠模式控制，高电平输入有效。
当此引脚为高电平时，DAC电源关断。
此引脚与控制位SLEEP12有相同的功能
13
SDATA
串行数据输入。
16位串行数据字被加到此引脚端
14
SCLK
串行时钟输入。
数据在每个SCLK下降研被装入AD9834芯片
15
FSYNC
输入数据的帧同步信号，低电平控制输入有效。
当FSYNC为低电平时，内部逻辑电路被告知一个新的控制字被装入芯片
16
SIGNBITOUT
逻辑输出。
比较器输出可使用此引脚，或者，NCO的MSB位在此引脚上被输出，二者选其一。
将控制寄存器内的位POBITEN设置为“1”，可以是能此输出端。
控制位SIGNPIB确定在此引脚上的输出是比较器的输出还是NCO的MSB位输出
三、AD9834的内部结构与工作原理
1、AD9834内部结构
AD9853的内部结构如下图所示，芯片主要由数控振荡器、脉冲相位调制器、正弦只读存储器（SINROM）、DAC、相位比较器和稳压器等电路组成。
图4-8AD9853内部结构
2、AD9834工作原理及电路说明
（1）工作原理
正弦波形在术语上通常以其被量化了的幅值形式a（t）=sinωt替代。
然而，它们是非线性的，而且很难实现，除非通过分段构造。
另一方面，角信息本身是线性的。
也就是说，相位角在每个单位时间内以某一固定角度旋转。
角速度取决于信号的频率，通常ω=2
f。
已知正弦波的相位是线性的，而且有一个基准时间间隔（时钟周期），因此，对于该周期，可给出相位旋转的明确定义，其表达式为
△Phase=ωδt
即ω=△Phase/δt=2
f
并可解得f，将基准周期（1/fMCLK=δt）替代基准时钟频率,则
f=△Phase×fMCLK/2
（1）
AD9834芯片输出就建立在这个简单的等式基础之上。
简单的DDS芯片可通过三个主要的子电路实现这个等式：
NCO（NumericalControlledOscillator—数控震荡器）脉冲相位调制器、SINROM和DAC（数/模转换器）。
（2）电路说明
AD9834是一个完全集成的DDS（DirectDigitalSynthesis）芯片。
芯片需要一个基准时钟、一个低精度电阻和八个去耦电容，以提供数位产生的正弦波，频率可达25MHZ。
除产生这个RF信号外，芯片完全有能力实现范围较宽的、简单和复杂的调制方案。
在数字领域，这些调制方案能被完全实现，利用DSP可以精确而简单得实现复杂的调制算法。
AD9834的内部电路主要包括NCO、频率和相位调制器、SINROM、DAC、比较器和稳压器等部分。
1）NCO脉冲相位调制器
这部分由两个频率选择寄存器、一个相位累加器、两个相位偏移量寄存器和一个相位偏移量加法器组成。
NCO的主要元件是一个28
升级会员 