layout注意项目.docx
《layout注意项目.docx》由会员分享，可在线阅读，更多相关《layout注意项目.docx（15页珍藏版）》请在冰点文库上搜索。
layout注意项目
Layout注意问题
一：
ESD器件
因为ESD器件选择和摆放位置同具体产品相关，下面是部分通用规则：
1．让元器件尽可能远离板边。
2．敏感线（Reset，PBINT）走板内层不要太靠近板边；RTC部分电路不要靠近板边。
3．可能话，PCB四面保留一圈露铜地线。
4.ESD器件接地良好，直接（经过VIA）连接到地平面。
5.受保护信号线确保先经过ESD器件，路径尽可能短。
二：
天线
13MHz泄漏，会造成其谐波所在Channel:
Chan5,Chan70，Chan521、586、651、716、781、846等灵敏度显著下降；13MHz相关线需要充足屏蔽。
通常FPC和LCDM离天线较近，轻易产生干扰，对FPC上线需要采取滤波（RC滤波）方法和屏蔽FPC，并可靠接地。
靠近天线部分板上线（不管什么类型）尽可能要走到内层或采取一定屏蔽方法，来降低其辐射。
（板内其它信号可能耦合到走在表层信号线上，产生辐射干扰。
）
三．LCD
注意FPC连接器信号定义：
音频信号线最好两边有地线保护；音频信号线和电平变换频繁信号线要有足够间距；
FPC上时钟信号及其它电平变换频繁信号要有地线保护降低EMI影响；
LCD数据线格式是否和BB芯片匹配？
比如i80或M68在时序上要求不一致等问题。
设计中对LCM上JPEGIC时钟信号频率，幅值要满足需求。
假如时钟幅度不够可能造成JPEG不工作或不正常；注意Camera输入时钟对Preview影响，通常较高Preview刷新帧数要求时钟频率高。
布局上，升压电路远离天线；音频器件和音频走线；给Camera供电LDO靠近Camera放置；主板上Hall器件位置要合适，不能对应上盖LCD屏位置，不然上盖磁铁不能正对着Hall器件。
四．音频设计PCB布局
音频器件远离天线、RF、数字部分，预防天线辐射对音频器件（音频功放等）干扰；假如靠很近，应该考虑使用屏蔽罩。
全部audio信号在进入芯片（SC6600B，音频功放等）地方应该加滤波电路，预防天线辐射经过音频信号线进入到芯片。
差分电路布局时应该做到对称；应该考虑电路信号走向，而且要考虑到布线顺畅。
音频器件周围尽可能不放置别器件，从布局上预防其它电路对Audio电路影响。
布局时应该考虑安装，预防整机安装以后，音频器件可能受到异常干扰，如cable，LCD，机壳等。
MIC和耳机信号滤波电容应尽可能靠近对应接口。
为了减小噪声引入，AVDDVB，AVDDVBO，AVDDAUX，AVDDBB，VBRER1滤波电容离PIN要尽可能近。
基带芯片PINAVDD36滤波电容33UF要离PINAVDD36尽可能近。
音频器件应该远离供给射频PAVBAT电源路线，最好其和PA分别处于板两边，间隔比较大。
布局时应该考虑避开电流关键回流路径。
音频部分PCB布线
差分音频信号线采取差分走线规则。
尽可能作到平行，等长同层走线。
注意音频信号线和其它信号隔离（通常见地隔离）。
确保全部audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射干扰。
尽可能避免其它信号（power,digital,analog,RF等）对和音频信号干扰。
严禁出现其它信号和音频信号平行走线，避免交叉。
尤其需要注意那些在整机安装完成以后可能会受到RF强烈辐射信号。
滤波电路输入输出级在布线时注意相互隔离，不能有耦合，影响滤波效果。
Vbias信号受到干扰，会严重引发上行噪音。
在布线时应该预防其受到干扰。
电源信号采取星型走线，到PA电源线应该是单独一根走线，而且短、粗；确保PA到电源地之间地回路阻抗足够小。
避免PA工作时在VBAT上产生217HZ跌落幅度过大。
上行、下行音频电路和走线尽可能和其它电路和走线隔离，尤其需要注意避开数字和高频电路。
模拟地尽可能形成块状，能起到很好干扰屏蔽和信号耦合效果。
基带芯片音频部分电源AVDD36，AVDDVB，AVDDVBO，VBREF1走线要尽可能短、足够宽。
微过孔种类
电路板上不一样性质电路必需分隔，不过又要在不产生电磁干扰最好情况下连接，这就需要用到微过孔（microvia）。
通常微过孔直径为0.05mm至0.20mm，这些过孔通常分为三类，即盲孔（blindvia）、埋孔（buryvia）和通孔（throughvia）。
盲孔在印刷线路板顶层和底层表面，含有一定深度，用于表层线路和下面内层线路连接，孔深度通常不超出一定比率（孔径）。
埋孔是指在印刷线路板内层连接孔，它不会延伸到线路板表面。
上述两类孔全部在线路板内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重合做好多个内层。
第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件黏着定位孔。
采取分区技巧
在设计RF电路板时，应尽可能把高功率RF放大器（HPA）和低噪音放大器（LNA）隔离开来。
就是让高功率RF发射电路远离低功率收电路。
假如PCB板上有很多空间，那么能够很轻易地做到这一点。
但通常零组件很多时，PCB空间就会变很小，所以这是极难达成。
能够把它们放在PCB板两面，或让它们交替工作，而不是同时工作。
高功率电路有时还可包含RF缓冲器（buffer）和压控振荡器（VCO）。
设计分区能够分成实体分区（physicalpartitioning）和电气分区（Electricalpartitioning）。
实体分区关键包含零组件布局、方位和屏蔽等问题；电气分区能够继续分成电源分配、RF走线、敏感电路和信号、接地等分区。
实体分区
零组件布局是实现一个优异RF设计关键，最有效技术是首先固定在RF路径上零组件，并调整其方位，使RF路径长度减到最小。
并使RF输入远离RF输出，并尽可能远离高功率电路和低功率电路。
最有效电路板堆栈方法是将主接地安排在表层下第二层，并尽可能将RF线走在表层上。
将RF路径上过孔尺寸减到最小不仅能够降低路径电感，而且还能够降低主接地上虚焊点，并可降低RF能量泄漏到层叠板内其它区域机会。
在实体空间上，像多级放大器这么线性电路通常足以将多个RF区之间相互隔离开来，不过双工器、混频器和中频放大器总是有多个RF/IF信号相互干扰，所以必需小心地将这一影响减到最小。
RF和IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块接地面积。
正确RF路径对整块PCB板性能而言很关键，这也就是为何零组件布局通常在行动电话PCB板设计中占大部份时间原因。
在行动电话PCB板上，通常能够将低噪音放大器电路放在PCB板某一面，而高功率放大器放在另一面，并最终藉由双工器在同一面上将它们连接到RF天线一端和基频处理器另一端。
这需要部分技巧来确保RF能量不会藉由过孔，从板一面传输到另一面，常见技术是在两面全部使用盲孔。
能够藉由将盲孔安排在PCB板两面全部不受RF干扰区域，来将过孔不利影响减到最小。
金属屏蔽罩
有时，不太可能在多个电路区块之间保留足够区隔，在这种情况下就必需考虑采取金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也有副作用，比如：
制造成本和装配成本全部很高。
外形不规则金属屏蔽罩在制造时极难确保高精密度，长方形或正方形金属屏蔽罩又使零组件布局受到部分限制；金属屏蔽罩不利于零组件更换和故障移位；
因为金属屏蔽罩必需焊在接地面上，而且必需和零组件保持一个合适距离，所以需要占用宝贵PCB板空间。
尽可能确保金属屏蔽罩完整很关键，所以进入金属屏蔽罩数字信号线应该尽可能走内层，而且最好将信号线路层下一层设为接地层。
RF信号线能够从金属屏蔽罩底部小缺口和接地缺口处布线层走线出去，不过缺口处周围要尽可能被广大接地面积包围，不一样信号层上接地可藉由多个过孔连在一起。
尽管有以上缺点，不过金属屏蔽罩仍然很有效，而且常常是隔离关键电路唯一处理方案。
电源去耦电路
另外，合适而有效芯片电源去耦（decouple）电路也很关键。
很多整合了线性线路RF芯片对电源噪音很敏感，通常每个芯片全部需要采取高达四个电容和一个隔离电感来滤除全部电源噪音。
（图一）
《图一 芯片电源去耦电路》
最小电容值通常取决于电容本身谐振频率和接脚电感，C4值就是据此选择。
C3和C2值因为其本身接脚电感关系而相对比较大，从而RF去耦效果要差部分，不过它们较适合于滤除较低频率噪音信号。
RF去耦则是由电感L1完成，它使RF信号无法从电源线耦合到芯片中。
因为全部走线全部是一条潜在既可接收也可发射RF信号天线，所以，将射频信号和关键线路、零组件隔离是必需。
这些去耦组件实体位置通常也很关键。
这多个关键组件布局标准是：
C4要尽可能靠近IC接脚并接地，C3必需最靠近C4，C2必需最靠近C3，而且IC接脚和C4连接走线要尽可能短，这多个组件接地端（尤其是C4）通常应该藉由板面下第一个接地层和芯片接地脚相连。
将组件和接地层相连过孔应该尽可能靠近PCB板上组件焊盘，最好是使用打在焊盘上盲孔将连接线电感减到最小，电感L1应该靠近C1。
一个集成电路或放大器常常含有一个开集极（opencollector）输出，所以需要一个上拉电感（pullupinductor）来提供一个高阻抗RF负载和一个低阻抗直流电源，一样标准也适适用于对这一电感电源端进行去耦。
有些芯片需要多个电源才能工作，所以可能需要两到三套电容和电感来分别对它们进行去耦处理，假如该芯片周围没有足够空间，那么去耦效果可能不佳。
尤其需要尤其注意是:
电感极少平行靠在一起，因为这将形成一个空芯变压器，并相互感应产生干扰信号，所以它们之间距离最少要相当于其中之一高度，或成直角排列以使其互感减到最小。
电气分区
电气分区标准上和实体分区相同，但还包含部分其它原因。
现代行动电话一些部份采取不一样工作电压，并借助软件对其进行控制，以延长电池工作寿命。
这意味着行动电话需要运行多个电源，而这产生更多隔离问题。
电源通常由连接线（connector）引入，并立即进行去耦处理以滤除任何来自电路板外部噪音，然后经过一组开关或稳压器，以后，进行电源分配。
在行动电话里，大多数电路直流电流全部相当小，所以走线宽度通常不是问题，不过，必需为高功率放大器电源单独设计出一条尽可能宽大电流线路，以使发射时压降 （voltagedrop）能减到最低。
为了避免太多电流损耗，需要利用多个过孔将电流从某一层传输到另一层。
另外，假如不能在高功率放大器电源接脚端对它进行充足去耦，那么高功率噪音将会辐射到整块电路板上，并带来多种多样问题。
高功率放大器接地相当关键，并常常需要为其设计一个金属屏蔽罩。
RF输出必需远离RF输入
在大多数情况下，必需做到RF输出远离RF输入。
这标准也适适用于放大器、缓冲器和滤波器。
在最坏情况下，假如放大器和缓冲器输出以合适相位和振幅反馈到它们输入端，那么它们就有可能产生自激振荡。
它们可能会变得不稳定，并将噪音和互调相乘信号（intermodulationproducts）添加到RF信号上。
假如射频信号线从滤波器输入端绕回输出端，这可能会严重损害滤波器带通特征。
为了使输入和输出得到良好隔离，首先在滤波器周围必需是一块主接地面积，其次滤波器下层区域也必需是一块接地面积，而且此接地面积必需和围绕滤波器主接地连接起来。
把需要穿过滤波器信号线尽可能远离滤波器接脚也是个好方法。
另外，整块电路板上各个地方接地全部要十分小心，不然可能会在不知不觉中引入一条不期望发生耦合信道。
（图二）具体说明了这一接地措施。
有时能够选择走单端（single-ended）或平衡RF信号线（balancedRFtraces），相关串音（crosstalk）和EMC/EMI标准在这里一样适用。
平衡RF信号线假如走线正确话，能够降低噪音和串音，不过它们阻抗通常比较高。
而且为了得到一个阻抗匹配信号源、走线和负载，需要保持一个合理线宽，这在实际布线时可能会有困难。
《图二 滤波器四面被接地面（绿色区域）包围》
缓冲器
缓冲器能够用来提升隔离效果，因为它可把同一个信号分为两个部份，并用于驱动不一样电路。
尤其是当地振荡器可能需要缓冲器来驱动多个混频器。
当混频器在RF频率处抵达共模隔离（commonmodeisolation）状态时，它将无法正常工作。
缓冲器能够很好地隔离不一样频率处阻抗改变，从而电路之间不会相互干扰。
缓冲器对设计帮助很大，它们能够紧跟在需要被驱动电路后面，从而使高功率输出走线很短，因为缓冲器输入信号电平比较低，所以它们不易对板上其它电路造成干扰。
压控振荡器
压控振荡器（VCO）可将改变电压转换为改变频率，这一特征被用于高速频道切换，但它们一样也将控制电压上微量噪音转换为微小频率改变，而这就给RF信号增加了噪音。
总而言之，在压控振荡器处理过以后，再也没有措施从RF输出信号中将噪音去掉。
困难在于VCO控制线（controlline）期望频宽范围可能从DC到2MHz，而藉由滤波器来去掉这么宽频带噪音几乎是不可能；其次，VCO控制线通常是一个控制频率反馈回路一部份，它在很多地方全部有可能引入噪音，所以必需很小心处理VCO控制线。
谐振电路
谐振电路（tankcircuit）用于发射机和接收机，它和VCO相关，但也有它自己特点。
简单地说，谐振电路是由一连串含有电感电容二极管并连而成谐振电路，它有利于设定VCO工作频率和将语音或数据调变到RF载波上。
全部VCO设计标准一样适适用于谐振电路。
因为谐振电路含有数量相当多零组件、占据面积大、通常运行在一个很高RF频率下，所以谐振电路通常对噪音很敏感。
信号通常排列在芯片相邻接脚上，但这些信号接脚又需要和较大电感和电容配合才能工作，这反而需要将这些电感和电容位置尽可能靠近信号接脚，并连回到一个对噪音很敏感控制环路上，不过又要尽可能避免噪音干扰。
要做到这点是不轻易。
自动增益控制放大器
自动增益控制（AGC）放大器一样是一个轻易出问题地方，不管是发射还是接收电路全部会有AGC放大器。
AGC放大器通常能有效地滤掉噪音，不过因为行动电话含有处剪发射和接收信号强度快速改变能力，所以要求AGC电路有一个相当大频宽，这就使AGC放大器很轻易引入噪音。
设计AGC线路必需遵守模拟电路设计标准，亦即使用很短输入接脚和很短反馈路径，而且这两处全部必需远离RF、IF或高速数字信号线路。
一样，良好接地也必不可少，而且芯片电源必需得到良好去耦。
假如必需在输入或输出端设计一条长走线，那么最好是选择在输出端实现它，因为，通常输出端阻抗要比输入端低得多，而且也不轻易引入噪音。
通常信号电平越高，就越轻易将噪音引入到其它电路中。
接地
要确保RF走线下层接地是实心，而且全部零组件全部要牢靠地连接到主接地上，并和其它可能带来噪音走线隔离开来。
另外，要确保VCO电源已得到充足去耦，因为VCORF输出往往是一个相当高电平，VCO输出信号很轻易干扰其它电路，所以必需对VCO加以尤其注意。
实际上，VCO往往放在RF区域末端，有时它还需要一个金属屏蔽罩。
在全部PCB设计中，尽可能将数字电路远离模拟电路是一个大标准，它一样也适适用于RFPCB设计。
公共模拟接地和用于屏蔽和隔开信号线接地通常是相同关键。
一样应使RF线路远离模拟线路和部分很关键数字信号，全部RF走线、焊盘和组件周围应尽可能是接地铜皮，并尽可能和主接地相连。
微型过孔（microvia）结构板在RF线路开发阶段很有用，它毋须花费任何开销就可随意使用很多过孔，不然在一般PCB板上钻孔将会增加开发成本，这在大批量产时是不经济。
将一个实心整块接地面直接放在表面下第一层时，隔离效果最好。
将接地面分成几块来隔离模拟、数字和RF线路时，其效果并不好，因为最终总是有部分高速信号线要穿过这些分开接地面，这不是很好设计。
4.1NormalDesignguidecheck
在PCBlayout过程中需要注意以下注意事项：
4.1.1DCXOCrystalPCBlayout
DCXO是很敏感器件，轻易受外界干扰，尤其是时钟信号干扰。
从4210封装来看，Xtal1、Xtal2距离SPI总线SCLK很近，更需要关注。
不然很轻易造成相位误差恶化、灵敏度不佳等。
4.1.2MatchingNetwork
LNA输入layout至关关键，layout优劣将直接影响灵敏度、AMsuppression和blocking等性能。
在LNA和sawfilter中间matchingnetwork设计布局将直接决定最终设计能否成功。
1,高Band性能更轻易受到干扰，所以DCS/PCSbandmatchingnetwork电路一定要对称;
2,器件之间布线一定要尽可能短;
3,差分走线环路面积要尽可能小;
4,sawfilter接地一定要就近多打通孔，从而能够有效提升sawfilter带外抑制指标;
5,sawfilter和matchingnetwork下面地需要镂空，距地平面距离满足大于400um最小要求;
6,sawfilter输入需要注意50欧姆阻抗匹配，需要综合板材、层厚、距离地宽度等原因设计50欧姆地走线。
4.1.3RFOutput
RF输出到PA输入部分需要综合板材、层厚、距离地宽度等原因设计50欧姆走线。
1,RF输出本身还有DC成份，通常要在PA输入前加隔直电容;
2,为了匹配PA输入，还需要加上PI衰减网络;
3,RFOUT和PA之间走线要直，距离要短，走线需要避开时钟、基带接口等，以避免相互干扰;
4,注意多打通孔以避免RFOUT和周围空间耦合。
4.1.4PowerSupply
为确保电源洁净，电源输入pin均需要就近接去耦电容；电源线不要过细,根据1A/mm走线规则设计。
VPA走线50mil，Vrf走线10mil。
4.1.5BBI/Q
BBIQ信号质量将会影响到ModulationSpectrum等RF性能，所以在layout过程中需要注意差分走线，避免同CLK、RFOUT等信号平行走线，避免共模干扰。
4.2EMI走线注意点
SC6600M提供2个时钟，给SDRam时钟（软件设置为72MHz），给sensor时钟（软件设置为72MHz），它们全部是由PLL分频得到，PLL频率为144MHz，在PCB布线时，要尤其注意这些CLK走线，尽可能抑制这些线对外部辐射，走
走线时遵照以下多个标准。
1,给sensorclk上下两层要有地平面使之和接收通路走线相隔离，该线不能正走在接收通路走线正下方，该线避免使用2-7孔；
2,clkmcu走线要上下左右有地使之和其它走线相隔离，该线避免打2-7孔，该线不能走在键盘pad下；
3,在SC6600Mclkmcupin周围走线要一样作好隔离，这些线尽可能避免走到top或bottom层；
4,进入EMIFilter线最好不要裸露在top或bottom层。
手机PCBLayout和布局经验总结
1.sirfreference经典四，六层板，标准FR4材质
2.全部元件尽可能表贴
3.连接器放置时，应尽可能避免将噪音引入RF电路，尽可能使用小连接器，合适接地
4.全部RF器件应放置紧密，使连线最短和交叉最小（关键）
5.全部pin有应严格根据referenceschematic.全部IC电源脚应该有0.01uf退藕电容，尽可能离管脚近，而且必需要经过孔到地和电源层
6.预留屏蔽罩空间给RF电路和基带部分，屏蔽罩应该连续在板子上连接，而且应每隔100mil（最小）过孔到地层
7.RF部分电路和数字部分应在板子上分开
8.RF地应直接接到地层，用专门过孔和和最短线
9.TCXO晶振和晶振相关电路应和高slew-rate数字信号严格隔离
10.开发板要加合适测试点
11.使用相同器件，针对开发过程中版本
12.使RTC部分同数字，RF电路部分隔离，RTC电路要尽可能放在地层之上走线
在数字和模拟并存系统中，有2种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立地一块，模拟地独立一块，单点用铜皮或FB磁珠连接，而电源不分开；另一个是模拟电源和数字电源分开用FB连接，而地是统一地地。
这两种方法效果是否一样？
应该说从原理上讲是一样。
因为电源和地对高频信号是等效。
区分模拟和数字部分目标是为了抗干扰，关键是数字电路对模拟电路干扰。
不过，分割可能造成信号回流路径不完整，影响数字信号信号质量，影响系统EMC质量。
所以，不管分割哪个平面，要看这么作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。
现在也有部分混合设计，不分电源和地，在布局时，根据数字部分、模拟部分分开布局布线，避免出现跨区信号。
+\,h3|;F%L（}2p1o
何谓差分布线？
差分信号，有些也称差动信号，用两根完全一样，极性相反信号传输一路数据，依靠两根信号电平差进行判决。
为了确保两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。
高速数字芯片在其逻辑门跳变时，瞬间电流改变量很大，上升沿或下降沿时间越小，改变量就越大，这个改变会引发对应电源地波动，从而产生了噪声。
大家好，相信大家接触过或了解过硬件工程师这个职位，也想成为硬件工程师。
尤其是对那些layout工程师，硬件测试工程师而言，她们更想转型为硬件工程师。
不过因为缺乏相关有经验人士指点，所以无从下手。
在这里，我以9年硬件设计经验告诉大家，成为硬件工程师之前要含有什么精神或条件？
硬件工程师应该含有哪些能力？
硬件设计步骤全部有哪些？
硬件设计需要注意什么？
硬件工程师在工作中会碰到什么困难和怎样处理困难？
首先，成为硬件工程师之前要含有什么精神或条件呢？
你必需有坚持不懈学习精神，根据这里提醒相关东西进行知识补充；你必需制订一个学习计划监控表，在较合理时间内把全部知识学习好；
你必需有baidu精神，碰到不懂概念，不懂知识，要主动baidu，很多时候很多芯片你之前是没有见过，这个时候你就要查阅相关资料进行了解。
你必需主动加入多种论坛，qq群进行经验吸收；
另外，假如有些人指导一下你，那就比很好入行了。
第二,硬件工程师应该含有哪些能力呢？
你必需含有电子技术基础知识（比如模拟电路，数字电路，电路原理，高频电路等等知识），有了这些知识你才能分析设计原理图，才能知道每个元件作用。
这个就需要学习相关书籍或相关视频教程了；
你必需熟悉常见元件，接口，电路模块等等，还要知道电路使用条件，功率，工作电压，工作电流，工作频率等等；
你必需会使用原理图设计软件。
要会用软件设计原理图。
画好原理图以后，你要知道该从哪方面检验原理图是否有误；
你必需含有原理图分析能力，在实际工作中，你能分析每一个电路模块原理和所含有功效，你要基础清楚每个IO,每个元件所起作用；
你必需含有原理图设计能力。
在工作中，你能依据用户需求或市场需求进行电路设计，实现需要功效。
此设计能力当然也包含芯片选型等等能力。
伴随芯片集成度提升，这方面要求相对变弱了。
不过，基础硬件设计能力还是必需含有，比如驱动电路设计等等；
你必需含有常见仪器和工具使用，比如示波器，万用表，烙铁等等；
你必需知道电路测试中需要测试什么内容；
你必需含有处理问题，调试问题能力，因为一个产品设计出来，开始往往没那么完美，需要硬件工程师进行调试，把错误纠正，把电路优化；
你必需了解整个硬件设计步骤，这需要你真实地去把整个硬件步
升级会员 